Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Ultra-Lightweight 548-1080 Gate 166Gbps/W-12.6Tbps/W SIMON 32/64 Cipher Accelerators for IoT in 14nm Tri-gate CMOS.

H. Kaul, M. Anders, S. Mathew, V. Suresh, S. Satpathy, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Steven Minden University of Stuttgart

Steven Presser University of Stuttgart

Steven Jöns University of Stuttgart

Steven Biele University of Stuttgart

Steven Scharr University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-Lightweight 548-1080 Gate 166Gbps/W-12.6Tbps/W SIMON 32/64 Cipher Accelerators for IoT in 14nm Tri-gate CMOS.H. Kaul, M. Anders, S. Mathew, V. Suresh, S. Satpathy, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 1-4. IEEE, (2018)Effectiveness and scaling trends of leakage control techniques for sub-130nm CMOS technologies.B. Chatterjee, M. Sachdev, S. Hsu, R. Krishnamurthy, und S. Borkar. ISLPED, Seite 122-127. ACM, (2003)Wide-Range Many-Core SoC Design in Scaled CMOS: Challenges and Opportunities.S. Vangal, S. Paul, S. Hsu, A. Agarwal, S. Kumar, R. Krishnamurthy, H. Krishnamurthy, J. Tschanz, V. De, und C. Kim. IEEE Trans. Very Large Scale Integr. Syst., 29 (5): 843-856 (2021)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS.G. Chen, M. Anders, H. Kaul, S. Satpathy, S. Mathew, S. Hsu, A. Agarwal, R. Krishnamurthy, V. De, und S. Borkar. IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.S. Satpathy, S. Mathew, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy, und V. De. IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)34.4Mbps 1.56Tbps/W DEFLATE Decompression Accelerator Featuring Block-Adaptive Huffman Decoder in 14nm Tri-Gate CMOS for IoT Platforms.S. Satpathy, S. Mathew, V. Suresh, V. Gopal, J. Guilford, M. Anders, H. Kaul, A. Agarwal, S. Hsu, und K. Krisnnamurthy. ESSCIRC, Seite 90-93. IEEE, (2018)A 4900×m2 839Mbps Side-Channel Attack Resistant AES-128 in 14nm CMOS with Heterogeneous Sboxes, Linear Masked MixColumns and Dual-Rail Key Addition.R. Kumar, V. Suresh, M. Kar, S. Satpathy, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy und 2 andere Autor(en). VLSI Circuits, Seite 234-. IEEE, (2019)A Microwatt-Class Always-On Sensor Fusion Engine Featuring Ultra-Low-Power AOI Clocked Circuits in 14nm CMOS.S. Hsu, A. Agarwal, M. Kar, M. Anders, H. Kaul, R. Kumar, S. Satpathy, V. Suresh, S. Mathew, R. Krishnamurthy und 1 andere Autor(en). VLSI Circuits, Seite 50-. IEEE, (2019)A 250Mv, 0.063J/Ghash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc Sha256 Datapath and 3-Phase Latch Based Clocking.V. Suresh, S. Satpathy, R. Kumar, M. Anders, H. Kaul, A. Agarwal, S. Hsu, R. Krishnamurthy, V. De, und S. Mathew. VLSI Circuits, Seite 32-. IEEE, (2019)A 1.45GHz 52-to-162GFLOPS/W variable-precision floating-point fused multiply-add unit with certainty tracking in 32nm CMOS.H. Kaul, M. Anders, S. Mathew, S. Hsu, A. Agarwal, F. Sheikh, R. Krishnamurthy, und S. Borkar. ISSCC, Seite 182-184. IEEE, (2012)