Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Ultra-Lightweight 548-1080 Gate 166Gbps/W-12.6Tbps/W SIMON 32/64 Cipher Accelerators for IoT in 14nm Tri-gate CMOS.

H. Kaul, M. Anders, S. Mathew, V. Suresh, S. Satpathy, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mark Burkhardt University of Stuttgart

Dr. Mark Hamilton University of Stuttgart

Mark Kurcsics University of Stuttgart

Dr. rer. nat. habil. Frederik Marks University of Stuttgart

Ph. D. Mark Ringenberg University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-Lightweight 548-1080 Gate 166Gbps/W-12.6Tbps/W SIMON 32/64 Cipher Accelerators for IoT in 14nm Tri-gate CMOS.H. Kaul, M. Anders, S. Mathew, V. Suresh, S. Satpathy, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 1-4. IEEE, (2018)Spatial encoding circuit techniques for peak power reduction of on-chip high-performance buses.H. Kaul, D. Sylvester, M. Anders, und R. Krishnamurthy. ISLPED, Seite 194-199. ACM, (2004)A 225-950mV 1.5Tbps/W Whirlpool Hashing Accelerator for Secure Automotive Platforms in 14nm CMOS.V. Suresh, S. Satpathy, R. Kumar, M. Anders, H. Kaul, A. Agarwal, S. Hsu, R. Krishnamurthy, und S. Mathew. CICC, Seite 1-4. IEEE, (2019)A Low-swing Signaling Circuit Technique for 65nm On-chip Interconnects.V. Venkatraman, M. Anders, H. Kaul, W. Burleson, und R. Krishnamurthy. SoCC, Seite 289-292. IEEE, (2006)A 280mV 3.1pJ/code Huffman Decoder for DEFLATE Decompression Featuring Opportunistic Code Skip and 3-way Symbol Generation in 14nm Tri-gate CMOS.S. Satpathy, S. Mathew, V. Suresh, V. Gopal, J. Guilford, M. Anders, H. Kaul, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 263-266. IEEE, (2018)A 2.4GHz 256/1024-bit Encryption Accelerator reconfigurable Montgomery multiplier in 90nm CMOS.S. Mathew, D. Harris, M. Anders, S. Hsu, und R. Krishnamurthy. SoCC, Seite 25-28. IEEE, (2007)A 220-900mV 179Mcode/s 36pJ/code Canonical Huffman Encoder for DEFLATE Compression in 14nm CMOS.S. Satpathy, V. Suresh, R. Kumar, V. Gopal, J. Guilford, K. Yap, M. Anders, H. Kaul, A. Agarwal, S. Hsu und 2 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)A 305mV-850mV 400μW 45GSamples/J reconfigurable compressive sensing engine with early-termination for ultra-low energy target detection in 14nm tri-gate CMOS.S. Satpathy, S. Mathew, V. Suresh, M. Anders, G. Chen, H. Kaul, A. Agarwal, S. Hsu, R. Krishnamurthy, und V. De. A-SSCC, Seite 253-256. IEEE, (2016)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS.G. Chen, M. Anders, H. Kaul, S. Satpathy, S. Mathew, S. Hsu, A. Agarwal, R. Krishnamurthy, V. De, und S. Borkar. IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.S. Satpathy, S. Mathew, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy, und V. De. IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)