Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Spatial encoding circuit techniques for peak power reduction of on-chip high-performance buses.

H. Kaul, D. Sylvester, M. Anders, und R. Krishnamurthy. ISLPED, Seite 194-199. ACM, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Astrid Yuliana Ramírez Hernández University of Stuttgart

Roman Ramminger University of Stuttgart

Johannes Ramme University of Stuttgart

Dr. Ulrike Ramming University of Stuttgart

Andrea Cristina Ramirez Herrera University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Self Calibrating Circuit Design for Variation Tolerant VLSI Systems.C. Kim, S. Hsu, R. Krishnamurthy, S. Borkar, und K. Roy. IOLTS, Seite 100-105. IEEE Computer Society, (2005)Designing leakage tolerant, low power wide-OR dominos for sub-130nm CMOS technologies.B. Chatterjee, M. Sachdev, und R. Krishnamurthy. Microelectronics Journal, 36 (9): 801-809 (2005)A Low-swing Signaling Circuit Technique for 65nm On-chip Interconnects.V. Venkatraman, M. Anders, H. Kaul, W. Burleson, und R. Krishnamurthy. SoCC, Seite 289-292. IEEE, (2006)A 280mV 3.1pJ/code Huffman Decoder for DEFLATE Decompression Featuring Opportunistic Code Skip and 3-way Symbol Generation in 14nm Tri-gate CMOS.S. Satpathy, S. Mathew, V. Suresh, V. Gopal, J. Guilford, M. Anders, H. Kaul, A. Agarwal, S. Hsu, und R. Krishnamurthy. A-SSCC, Seite 263-266. IEEE, (2018)A 2.1GHz 6.5mW 64-bit Unified PopCount/BitScan Datapath Unit for 65nm High-Performance Microprocessor Execution Cores.R. Ramanarayanan, S. Mathew, V. Erraguntla, R. Krishnamurthy, und S. Gueron. VLSI Design, Seite 273-278. IEEE Computer Society, (2008)High-performance energy-efficient memory circuit technologies for sub-45nm technologies.A. Agarwal, und R. Krishnamurthy. SoCC, Seite 322. IEEE, (2006)Comparison of high-performance VLSI adders in the energy-delay space.V. Oklobdzija, B. Zeydel, H. Dao, S. Mathew, und R. Krishnamurthy. IEEE Trans. Very Large Scale Integr. Syst., 13 (6): 754-758 (2005)Design and analysis of spatial encoding circuits for peak power reduction in on-chip buses.H. Kaul, D. Sylvester, M. Anders, und R. Krishnamurthy. IEEE Trans. Very Large Scale Integr. Syst., 13 (11): 1225-1238 (2005)3GHz, 74mW 2-level Karatsuba 64b Galois field multiplier for public-key encryption acceleration in 45nm CMOS.S. Mathew, M. Kounavis, F. Sheikh, S. Hsu, A. Agarwal, H. Kaul, M. Anders, F. Berry, und R. Krishnamurthy. ESSCIRC, Seite 198-201. IEEE, (2010)Why Compete When You Can Work Together: FPGA-ASIC Integration for Persistent RNNs.E. Nurvitadhi, D. Kwon, A. Jafari, A. Boutros, J. Sim, P. Tomson, H. Sumbul, G. Chen, P. Knag, R. Kumar und 6 andere Autor(en). FCCM, Seite 199-207. IEEE, (2019)