Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.

S. Satpathy, S. Mathew, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy, und V. De. IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

K. Stahl

K. Gaiser

Hong Chen University of Stuttgart

K. Lindow

Gregory-Jamie Tüzün University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 4096-Neuron 1M-Synapse 3.8PJ/SOP Spiking Neural Network with On-Chip STDP Learning and Sparse Weights in 10NM FinFET CMOS.G. Chen, R. Kumar, H. Sumbul, P. Knag, und R. Krishnamurthy. VLSI Circuits, Seite 255-256. IEEE, (2018)A Reliable Routing Architecture and Algorithm for NoCs.A. DeOrio, D. Fick, V. Bertacco, D. Sylvester, D. Blaauw, J. Hu, und G. Chen. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (5): 726-739 (2012)A dense 45nm half-differential SRAM with lower minimum operating voltage.G. Chen, M. Wieckowski, D. Kim, D. Blaauw, und D. Sylvester. ISCAS, Seite 57-60. IEEE, (2011)Circuit design advances to enable ubiquitous sensing environments.M. Seok, S. Hanson, M. Wieckowski, G. Chen, Y. Lin, D. Blaauw, und D. Sylvester. ISCAS, Seite 285-288. IEEE, (2010)A highly resilient routing algorithm for fault-tolerant NoCs.D. Fick, A. DeOrio, G. Chen, V. Bertacco, D. Sylvester, und D. Blaauw. DATE, Seite 21-26. IEEE, (2009)Analysis and measurement of the stability of dual-resonator oscillators.H. Ghaed, G. Chen, D. Blaauw, und D. Sylvester. RWS, Seite 219-222. IEEE, (2012)µRNG: A 300-950 mV, 323 Gbps/W All-Digital Full-Entropy True Random Number Generator in 14 nm FinFET CMOS.S. Mathew, D. Johnston, S. Satpathy, V. Suresh, P. Newman, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen und 1 andere Autor(en). IEEE J. Solid State Circuits, 51 (7): 1695-1704 (2016)Why Compete When You Can Work Together: FPGA-ASIC Integration for Persistent RNNs.E. Nurvitadhi, D. Kwon, A. Jafari, A. Boutros, J. Sim, P. Tomson, H. Sumbul, G. Chen, P. Knag, R. Kumar und 6 andere Autor(en). FCCM, Seite 199-207. IEEE, (2019)A Ray-Casting Accelerator in 10nm CMOS for Efficient 3D Scene Reconstruction in Edge Robotics and Augmented Reality Applications.M. Kar, A. Agarwal, S. Hsu, D. Moloney, G. Chen, R. Kumar, H. Sumbul, P. Knag, M. Anders, H. Kaul und 4 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)250mV-950mV 1.1Tbps/W double-affine mapped Sbox based composite-field SMS4 encrypt/decrypt accelerator in 14nm tri-gate CMOS.S. Satpathy, S. Mathew, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, und R. Krishnamurthy. VLSI Circuits, Seite 1-2. IEEE, (2016)