PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Knag, Phil C."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4096-Neuron 1M-Synapse 3.8PJ/SOP Spiking Neural Network with On-Chip STDP Learning and Sparse Weights in 10NM FinFET CMOS.

, , , , und . VLSI Circuits, Seite 255-256. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. phil. Klaus Jan Philipp University of Stuttgart

C. Traut

C. Honold

Jingshan Chen University of Stuttgart

Optimization-based trajectory planning for transport collaboration of heterogeneous systems, , , und . Automatisierungstechnik, 72 (2): 80-90 (2024)

Sebastian Cammerer University of Stuttgart

On End-to-End Learning of Joint Detection and Decoding for Short-Packet Communications, , , und . 2022 IEEE Globecom Workshops (GC Wkshps), Seite 377-382. IEEE, (2022)
 

Weitere Publikationen von Autoren mit dem selben Namen

A 617-TOPS/W All-Digital Binary Neural Network Accelerator in 10-nm FinFET CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 56 (4): 1082-1092 (2021)A 617 TOPS/W All Digital Binary Neural Network Accelerator in 10nm FinFET CMOS., , , , , , , , , und 1 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)A 4096-Neuron 1M-Synapse 3.8PJ/SOP Spiking Neural Network with On-Chip STDP Learning and Sparse Weights in 10NM FinFET CMOS., , , , und . VLSI Circuits, Seite 255-256. IEEE, (2018)25.9 Reconfigurable Transient Current-Mode Global Interconnect Circuits in 10nm CMOS for High-Performance Processors with Wide Voltage-Frequency Operating Range., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 396-398. IEEE, (2020)A 4096-Neuron 1M-Synapse 3.8-pJ/SOP Spiking Neural Network With On-Chip STDP Learning and Sparse Weights in 10-nm FinFET CMOS., , , , und . J. Solid-State Circuits, 54 (4): 992-1002 (2019)25.7 Time-Borrowing Fast Mux-D Scan Flip-Flop with On-Chip Timing/Power/VMIN Characterization Circuits in 10nm CMOS., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 392-394. IEEE, (2020)