PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Agarwal, Amit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
250mV-950mV 1.1Tbps/W double-affine mapped Sbox based composite-field SMS4 encrypt/decrypt accelerator in 14nm tri-gate CMOS.

, , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nivedita Agarwal

 

Weitere Publikationen von Autoren mit dem selben Namen

Logarithmic Regret Algorithms for Online Convex Optimization., , , und . COLT, Volume 4005 von Lecture Notes in Computer Science, Seite 499-513. Springer, (2006)Leakage Power Analysis and Reduction for Nanoscale Circuits., , , , und . IEEE Micro, 26 (2): 68-80 (2006)Rectilinear workspace partitioning for parallel coverage using multiple unmanned aerial vehicles., , , und . Advanced Robotics, 21 (1): 105-120 (2007)Co- Location Resistant Virtual Machine Placement in Cloud Data Centers., und . ICPADS, Seite 61-68. IEEE, (2018)Jupiter Rising: A Decade of Clos Topologies and Centralized Control in Google's Datacenter Network., , , , , , , , , und 8 andere Autor(en). SIGCOMM, Seite 183-197. ACM, (2015)Agent-based Simultaneous Optimization of Congestion and Air Pollution: A Real-World Case Study., und . ANT/SEIT, Volume 52 von Procedia Computer Science, Seite 914-919. Elsevier, (2015)An Elegant and Computationally Efficient Approach for Heterogeneous Traffic Modelling Using Agent Based Simulation., , , und . ANT/SEIT, Volume 52 von Procedia Computer Science, Seite 962-967. Elsevier, (2015)2.4 Gbps, 7 mW All-Digital PVT-Variation Tolerant True Random Number Generator for 45 nm CMOS High-Performance Microprocessors., , , , , , , , und . IEEE J. Solid State Circuits, 47 (11): 2807-2821 (2012)An All-Digital Unified Physically Unclonable Function and True Random Number Generator Featuring Self-Calibrating Hierarchical Von Neumann Extraction in 14-nm Tri-gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1074-1085 (2019)A 617-TOPS/W All-Digital Binary Neural Network Accelerator in 10-nm FinFET CMOS., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 56 (4): 1082-1092 (2021)