Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 4900×m2 839Mbps Side-Channel Attack Resistant AES-128 in 14nm CMOS with Heterogeneous Sboxes, Linear Masked MixColumns and Dual-Rail Key Addition.

R. Kumar, V. Suresh, M. Kar, S. Satpathy, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy, V. De, und S. Mathew. VLSI Circuits, Seite 234-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Manish Kumar University of Stuttgart

Shreya Kumar University of Stuttgart

Tarun Kumar Mitruka Vinod Kumar Mitruka University of Stuttgart

Ratnesh Kumar Gupta University of Stuttgart

Bhupender Kumar Saini University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

On Design of Temperature Invariant Physically Unclonable Functions Based on Ring Oscillators.R. Kumar, V. Patil, und S. Kundu. ISVLSI, Seite 165-170. IEEE Computer Society, (2012)On Design of Low Cost Power Supply Noise Detection Sensor for Microprocessors.A. Vijayakumar, R. Kumar, und S. Kundu. ISVLSI, Seite 120-125. IEEE Computer Society, (2012)Hybrid modeling attacks on current-based PUFs.R. Kumar, und W. Burleson. ICCD, Seite 493-496. IEEE Computer Society, (2014)On Manufacturing Aware Physical Design to Improve the Uniqueness of Silicon-Based Physically Unclonable Functions.R. Kumar, S. Dhanuskodi, und S. Kundu. VLSI Design, Seite 381-386. IEEE Computer Society, (2014)Side-Channel Assisted Modeling Attacks on Feed-Forward Arbiter PUFs Using Silicon Data.R. Kumar, und W. Burleson. RFIDSec, Volume 9440 von Lecture Notes in Computer Science, Seite 53-67. Springer, (2015)An All-Digital Unified Physically Unclonable Function and True Random Number Generator Featuring Self-Calibrating Hierarchical Von Neumann Extraction in 14-nm Tri-gate CMOS.S. Satpathy, S. Mathew, R. Kumar, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, R. Krishnamurthy, und V. De. IEEE J. Solid State Circuits, 54 (4): 1074-1085 (2019)A 617-TOPS/W All-Digital Binary Neural Network Accelerator in 10-nm FinFET CMOS.P. Knag, G. Chen, H. Sumbul, R. Kumar, S. Hsu, A. Agarwal, M. Kar, S. Kim, M. Anders, H. Kaul und 1 andere Autor(en). IEEE J. Solid State Circuits, 56 (4): 1082-1092 (2021)A Time-/Frequency-Domain Side-Channel Attack Resistant AES-128 and RSA-4K Crypto-Processor in 14-nm CMOS.R. Kumar, X. Liu, V. Suresh, H. Krishnamurthy, S. Satpathy, M. Anders, H. Kaul, K. Ravichandran, V. De, und S. Mathew. IEEE J. Solid State Circuits, 56 (4): 1141-1151 (2021)Low-Clock-Power Digital Standard Cell IPs for High-Performance Graphics/AI Processors in 10nm CMOS.S. Hsu, A. Agarwal, S. Realov, M. Anders, G. Chen, M. Kar, R. Kumar, H. Sumbul, P. Knag, H. Kaul und 6 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)Active and Passive Side-Channel Attacks on Delay Based PUF Designs.G. Becker, und R. Kumar. IACR Cryptology ePrint Archive, (2014)