Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 1 MB Cache Subsystem Prototype With 1.8 ns Embedded DRAMs in 45 nm SOI CMOS.

P. Klim, J. Barth, W. Reohr, D. Dick, G. Fredeman, G. Koch, H. Le, A. Khargonekar, P. Wilcox, J. Golz, J. Kuang, A. Mathews, J. Law, T. Luong, H. Ngo, R. Freese, H. Hunter, E. Nelson, P. Parries, T. Kirihata, und S. Iyer. IEEE J. Solid State Circuits, 44 (4): 1216-1226 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R. Leister

R. Koerner

R. Watty

Univ. -Prof. Dr. -Ing. Jörg Roth-Stielow University of Stuttgart

LETSCOPE : Lifecycle Extensions Through Software-Defined Predictive Control of Power ElectronicsA. Chu, C. Hermann, J. Silz, J. Pfau, K. Barón, N. Anantharajaiah, P. Schmidt, T. Hotfilter, X. Xie, J. Becker und 3 andere Autor(en). IEEE EUROCON 2023 : 20th International Conference on Smart Technologies, Seite 665-670. IEEE, (2023)

Julian Raible University of Stuttgart

Artificial Neural Network Guided Compensation of Nonlinear Payload and Wear Effects for Industrial RobotsJ. Raible, O. Rettig, B. Alt, A. Yaman, I. Gauger, L. Biasi, S. Müller, D. Katic, M. Strand, und M. Huber. 2023 IEEE 19th International Conference on Automation Science and Engineering (CASE), IEEE, (2023)

Weitere Publikationen von Autoren mit dem selben Namen

A 1 MB Cache Subsystem Prototype With 1.8 ns Embedded DRAMs in 45 nm SOI CMOS.P. Klim, J. Barth, W. Reohr, D. Dick, G. Fredeman, G. Koch, H. Le, A. Khargonekar, P. Wilcox, J. Golz und 11 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1216-1226 (2009)A 500 MHz Random Cycle, 1.5 ns Latency, SOI Embedded DRAM Macro Featuring a Three-Transistor Micro Sense Amplifier.J. Barth, W. Reohr, P. Parries, G. Fredeman, J. Golz, S. Schuster, R. Matick, H. Hunter, C. Tanner, J. Harig und 7 andere Autor(en). IEEE J. Solid State Circuits, 43 (1): 86-95 (2008)A 500MHz Random Cycle 1.5ns-Latency, SOI Embedded DRAM Macro Featuring a 3T Micro Sense Amplifier.J. Barth, W. Reohr, P. Parries, G. Fredeman, J. Golz, S. Schuster, R. Matick, H. Hunter, C. Tanner, J. Harig und 7 andere Autor(en). ISSCC, Seite 486-617. IEEE, (2007)Memories: Exploiting Them and Developing Them.W. Reohr. SoCC, Seite 303-310. IEEE, (2006)Design SRAMs for burn-in.W. Reohr, Y. Chan, D. Plass, A. Pelella, und P. Wu. VTS, Seite 164-170. IEEE Computer Society, (1993)An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.J. Kuang, A. Mathews, J. Barth, F. Gebara, T. Nguyen, J. Schaub, K. Nowka, G. Carpenter, D. Plass, E. Nelson und 3 andere Autor(en). ESSCIRC, Seite 66-69. IEEE, (2008)Rethinking Refresh: Increasing Availability and Reducing Power in DRAM for Cache Applications.P. Emma, W. Reohr, und M. Meterelliyoz. IEEE Micro, 28 (6): 47-56 (2008)Statistical yield analysis of silicon-on-insulator embedded DRAM.R. Kanj, R. Joshi, J. Kuang, J. Kim, M. Meterelliyoz, W. Reohr, S. Nassif, und K. Nowka. ISQED, Seite 190-194. IEEE Computer Society, (2009)A 45 nm SOI Embedded DRAM Macro for the POWER™ Processor 32 MByte On-Chip L3 Cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, T. Kirihata, W. Reohr, K. Nair und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 64-75 (2011)A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, W. Reohr, K. Nair, und N. Cao. ISSCC, Seite 342-343. IEEE, (2010)