Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.

J. Kuang, A. Mathews, J. Barth, F. Gebara, T. Nguyen, J. Schaub, K. Nowka, G. Carpenter, D. Plass, E. Nelson, I. Vo, W. Reohr, und T. Kirihata. ESSCIRC, Seite 66-69. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nelson Rosa University of Stuttgart

Erik Eppinger University of Stuttgart

Erik Hesselmeier-Hüttmann University of Stuttgart

Dr. Erik Poloni University of Stuttgart

Erik Wimmer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Multi-robot pose graph localization and data association from unknown initial relative poses via expectation maximization.V. Indelman, E. Nelson, N. Michael, und F. Dellaert. ICRA, Seite 593-600. IEEE, (2014)Distributed real-time cooperative localization and mapping using an uncertainty-aware expectation maximization approach.J. Dong, E. Nelson, V. Indelman, N. Michael, und F. Dellaert. ICRA, Seite 5807-5814. IEEE, (2015)That cloud game: dreaming (and doing) innovative game design.T. Fullerton, J. Chen, K. Santiago, E. Nelson, V. Diamante, A. Meyers, G. Song, und J. DeWeese. Sandbox@SIGGRAPH, Seite 51-59. ACM, (2006)Interaction of Automation Visibility and Information Quality in Flight Deck Information Automation.M. Dorneich, R. Dudley, E. Letsu-Dake, W. Rogers, S. Whitlow, M. Dillard, und E. Nelson. IEEE Trans. Hum. Mach. Syst., 47 (6): 915-926 (2017)A 45 nm SOI Embedded DRAM Macro for the POWER™ Processor 32 MByte On-Chip L3 Cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, T. Kirihata, W. Reohr, K. Nair und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 64-75 (2011)A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, W. Reohr, K. Nair, und N. Cao. ISSCC, Seite 342-343. IEEE, (2010)Information-theoretic occupancy grid compression for high-speed information-based exploration.E. Nelson, und N. Michael. IROS, Seite 4976-4982. IEEE, (2015)An Experimental Study of Robust Distributed Multi-robot Data Association from Arbitrary Poses.E. Nelson, V. Indelman, N. Michael, und F. Dellaert. ISER, Volume 109 von Springer Tracts in Advanced Robotics, Seite 323-337. Springer, (2014)An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.J. Kuang, A. Mathews, J. Barth, F. Gebara, T. Nguyen, J. Schaub, K. Nowka, G. Carpenter, D. Plass, E. Nelson und 3 andere Autor(en). ESSCIRC, Seite 66-69. IEEE, (2008)A 1 MB Cache Subsystem Prototype With 1.8 ns Embedded DRAMs in 45 nm SOI CMOS.P. Klim, J. Barth, W. Reohr, D. Dick, G. Fredeman, G. Koch, H. Le, A. Khargonekar, P. Wilcox, J. Golz und 11 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1216-1226 (2009)