Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache.

J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, W. Reohr, K. Nair, und N. Cao. ISSCC, Seite 342-343. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

A. Laukemann

A. Vo{\ss}

A. Afkari

A. Laukemann

Weitere Publikationen von Autoren mit dem selben Namen

Distributed Network of LDO Microregulators Providing Submicrosecond DVFS and IR Drop Compensation for a 24-Core Microprocessor in 14nm SOI CMOS.M. Perez, M. Sperling, T. Diemoz, J. Bulzacchelli, und Z. Deniz. CICC, Seite 1-4. IEEE, (2019)The 24-Core POWER9 Processor With Adaptive Clocking, 25-Gb/s Accelerator Links, and 16-Gb/s PCIe Gen4.C. Gonzalez, M. Floyd, E. Fluhr, P. Restle, D. Dreps, M. Sperling, R. Rao, D. Hogenmiller, C. Vezyrtzis, P. Chuang und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 91-101 (2018)The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking.E. Fluhr, S. Baumgartner, D. Boerstler, J. Bulzacchelli, T. Diemoz, D. Dreps, G. English, J. Friedrich, A. Gattiker, T. Gloekler und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 10-23 (2015)A wide tuning range (1 GHz-to-15 GHz) fractional-N all-digital PLL in 45nm SOI.A. Rylyakov, J. Tierno, G. English, M. Sperling, und D. Friedman. CICC, Seite 431-434. IEEE, (2008)Distributed Network of LDO Microregulators Providing Submicrosecond DVFS and IR Drop Compensation for a 24-Core Microprocessor in 14-nm SOI CMOS.M. Perez, M. Sperling, J. Bulzacchelli, Z. Deniz, und T. Diemoz. J. Solid-State Circuits, 55 (3): 731-743 (2020)A 14 nm 1.1 Mb Embedded DRAM Macro With 1 ns Access.G. Fredeman, D. Plass, A. Mathews, J. Viraraghavan, K. Reyer, T. Knips, T. Miller, E. Gerhard, D. Kannambadi, C. Paone und 12 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 230-239 (2016)17.4 A 14nm 1.1Mb embedded DRAM macro with 1ns access.G. Fredeman, D. Plass, A. Mathews, K. Reyer, T. Knips, T. Miller, E. Gerhard, D. Kannambadi, C. Paone, D. Lee und 4 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 45 nm SOI Embedded DRAM Macro for the POWER™ Processor 32 MByte On-Chip L3 Cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, T. Kirihata, W. Reohr, K. Nair und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 64-75 (2011)A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, W. Reohr, K. Nair, und N. Cao. ISSCC, Seite 342-343. IEEE, (2010)