Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 14 nm 1.1 Mb Embedded DRAM Macro With 1 ns Access.

G. Fredeman, D. Plass, A. Mathews, J. Viraraghavan, K. Reyer, T. Knips, T. Miller, E. Gerhard, D. Kannambadi, C. Paone, D. Lee, D. Rainey, M. Sperling, M. Whalen, S. Burns, R. Tummuru, H. Ho, A. Cestero, N. Arnold, B. Khan, T. Kirihata, und S. Iyer. IEEE J. Solid State Circuits, 51 (1): 230-239 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tim W{\"{u}}rtele

Tim W{\"{u}}rtele

Kent W. Stewart

Tim W{\"{u}}rtele

Univ. -Prof. Dr. -Ing. Wolfgang Rheinheimer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Design of the Power6 Microprocessor.J. Friedrich, B. McCredie, N. James, B. Huott, B. Curran, E. Fluhr, G. Mittal, E. Chan, Y. Chan, D. Plass und 7 andere Autor(en). ISSCC, Seite 96-97. IEEE, (2007)5.1 POWER8TM: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth.E. Fluhr, J. Friedrich, D. Dreps, V. Zyuban, G. Still, C. Gonzalez, A. Hall, D. Hogenmiller, F. Malgioglio, R. Nett und 10 andere Autor(en). ISSCC, Seite 96-97. IEEE, (2014)IBM POWER8 circuit design and energy optimization.V. Zyuban, J. Friedrich, D. Dreps, J. Pille, D. Plass, P. Restle, Z. Deniz, M. Ziegler, S. Chu, M. Islam und 13 andere Autor(en). IBM Journal of Research and Development, (2015)The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking.E. Fluhr, S. Baumgartner, D. Boerstler, J. Bulzacchelli, T. Diemoz, D. Dreps, G. English, J. Friedrich, A. Gattiker, T. Gloekler und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 10-23 (2015)IBM POWER6 SRAM arrays.D. Plass, und Y. Chan. IBM Journal of Research and Development, 51 (6): 747-756 (2007)5.5GHz system z microprocessor and multi-chip module.J. Warnock, Y. Chan, H. Harrer, D. Rude, R. Puri, S. Carey, G. Salem, G. Mayer, Y. Chan, M. Mayo und 13 andere Autor(en). ISSCC, Seite 46-47. IEEE, (2013)A 5.2GHz microprocessor chip for the IBM zEnterprise™ system.J. Warnock, Y. Chan, W. Huott, S. Carey, M. Fee, H. Wen, M. Saccamango, F. Malgioglio, P. Meaney, D. Plass und 17 andere Autor(en). ISSCC, Seite 70-72. IEEE, (2011)Design of Sub-90 nm Low-Power and Variation Tolerant PD/SOI SRAM Cell Based on Dynamic Stability Metrics.R. Joshi, S. Mukhopadhyay, D. Plass, Y. Chan, C. Chuang, und Y. Tan. J. Solid-State Circuits, 44 (3): 965-976 (2009)IBM z13 circuit design and methodology.J. Warnock, C. Berry, M. Wood, L. Sigal, Y. Myung, G. Mayer, M. Mayo, Y. Chan, F. Malgioglio, G. Strevig und 22 andere Autor(en). IBM Journal of Research and Development, (2015)A 14 nm 1.1 Mb Embedded DRAM Macro With 1 ns Access.G. Fredeman, D. Plass, A. Mathews, J. Viraraghavan, K. Reyer, T. Knips, T. Miller, E. Gerhard, D. Kannambadi, C. Paone und 12 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 230-239 (2016)