Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

5.5GHz system z microprocessor and multi-chip module.

J. Warnock, Y. Chan, H. Harrer, D. Rude, R. Puri, S. Carey, G. Salem, G. Mayer, Y. Chan, M. Mayo, A. Jatkowski, G. Strevig, L. Sigal, A. Datta, A. Gattiker, A. Bansal, D. Malone, T. Strach, H. Wen, P. kin Mak, C. Shum, D. Plass, und C. Webb. ISSCC, Seite 46-47. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

H. Binz

H. Bungartz

Dr. phil. Geoffrey Chanda University of Stuttgart

H. Binz

H. Binz

Weitere Publikationen von Autoren mit dem selben Namen

Circuit and Physical Design of the zEnterprise™ EC12 Microprocessor Chips and Multi-Chip Module.J. Warnock, Y. Chan, H. Harrer, S. Carey, G. Salem, D. Malone, R. Puri, J. Zitz, A. Jatkowski, G. Strevig und 15 andere Autor(en). J. Solid-State Circuits, 49 (1): 9-18 (2014)4.1 22nm Next-generation IBM System z microprocessor.J. Warnock, B. Curran, J. Badar, G. Fredeman, D. Plass, Y. Chan, S. Carey, G. Salem, F. Schroeder, F. Malgioglio und 21 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)Design SRAMs for burn-in.W. Reohr, Y. Chan, D. Plass, A. Pelella, und P. Wu. VTS, Seite 164-170. IEEE Computer Society, (1993)Deep submicron design techniques for the 500 MHz IBM S/390 G5 custom microprocessor.D. Hoffman, R. III, B. Curran, Y. Chan, A. Dansky, R. Hatch, T. McNamara, T. McPherson, G. Northrop, L. Sigal und 2 andere Autor(en). ICCD, Seite 258-263. (1998)7GHz L1 cache SRAMs for the 32nm zEnterprise™ EC12 processor.J. Davis, P. Bunce, D. Henderson, Y. Chan, U. Srinivasan, D. Rodko, P. Patel, T. Knips, und T. Werner. ISSCC, Seite 324-325. IEEE, (2013)High-Performance CMOS Circuit Techniques for the G-4 S/390 Microprocessor.J. Warnock, L. Sigal, B. Curran, und Y. Chan. ICCD, Seite 247-252. IEEE Computer Society, (1997)IBM POWER6 SRAM arrays.D. Plass, und Y. Chan. IBM Journal of Research and Development, 51 (6): 747-756 (2007)Dynamic hit logic with embedded 8Kb SRAM in 45nm SOI for the zEnterprise™ processor.A. Pelella, Y. Chan, B. Balakrishnan, P. Patel, D. Rodko, und R. Serton. ISSCC, Seite 72-73. IEEE, (2011)5.5GHz system z microprocessor and multi-chip module.J. Warnock, Y. Chan, H. Harrer, D. Rude, R. Puri, S. Carey, G. Salem, G. Mayer, Y. Chan, M. Mayo und 13 andere Autor(en). ISSCC, Seite 46-47. IEEE, (2013)A 5.2GHz microprocessor chip for the IBM zEnterprise™ system.J. Warnock, Y. Chan, W. Huott, S. Carey, M. Fee, H. Wen, M. Saccamango, F. Malgioglio, P. Meaney, D. Plass und 17 andere Autor(en). ISSCC, Seite 70-72. IEEE, (2011)