Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 500 MHz Random Cycle, 1.5 ns Latency, SOI Embedded DRAM Macro Featuring a Three-Transistor Micro Sense Amplifier.

J. Barth, W. Reohr, P. Parries, G. Fredeman, J. Golz, S. Schuster, R. Matick, H. Hunter, C. Tanner, J. Harig, H. Kim, B. Khan, J. Griesemer, R. Havreluk, K. Yanagisawa, T. Kirihata, und S. Iyer. IEEE J. Solid State Circuits, 43 (1): 86-95 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. rer. nat. Simon Barth University of Stuttgart

John Nixon University of Stuttgart

Rahul Barthwal University of Stuttgart

Lukas Bartholomäus University of Stuttgart

Isaac Henderson Johnson Jeyakumar University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Embedded DRAM built in self test and methodology for test insertion.P. Jakobsen, J. Dreibelbis, G. Pomichter, D. Anand, J. Barth, M. Nelms, J. Leach, und G. Belansek. ITC, Seite 975-984. IEEE Computer Society, (2001)A 500 MHz Random Cycle, 1.5 ns Latency, SOI Embedded DRAM Macro Featuring a Three-Transistor Micro Sense Amplifier.J. Barth, W. Reohr, P. Parries, G. Fredeman, J. Golz, S. Schuster, R. Matick, H. Hunter, C. Tanner, J. Harig und 7 andere Autor(en). IEEE J. Solid State Circuits, 43 (1): 86-95 (2008)A 500MHz Random Cycle 1.5ns-Latency, SOI Embedded DRAM Macro Featuring a 3T Micro Sense Amplifier.J. Barth, W. Reohr, P. Parries, G. Fredeman, J. Golz, S. Schuster, R. Matick, H. Hunter, C. Tanner, J. Harig und 7 andere Autor(en). ISSCC, Seite 486-617. IEEE, (2007)A 1 MB Cache Subsystem Prototype With 1.8 ns Embedded DRAMs in 45 nm SOI CMOS.P. Klim, J. Barth, W. Reohr, D. Dick, G. Fredeman, G. Koch, H. Le, A. Khargonekar, P. Wilcox, J. Golz und 11 andere Autor(en). IEEE J. Solid State Circuits, 44 (4): 1216-1226 (2009)A 45 nm SOI Embedded DRAM Macro for the POWER™ Processor 32 MByte On-Chip L3 Cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, T. Kirihata, W. Reohr, K. Nair und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 64-75 (2011)Isolated Preset Architecture for a 32nm SOI embedded DRAM macro.J. Barth, D. Plass, A. Vehabovic, R. Joshi, R. Kanj, S. Burns, und T. Weaver. VLSIC, Seite 110-111. IEEE, (2012)A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache.J. Barth, D. Plass, E. Nelson, C. Hwang, G. Fredeman, M. Sperling, A. Mathews, W. Reohr, K. Nair, und N. Cao. ISSCC, Seite 342-343. IEEE, (2010)Performance analysis and modeling of deep trench decoupling capacitor for 32 nm high-performance SOI processors and beyond.B. Jayaraman, S. Gupta, Y. Zhang, P. Goyal, H. Ho, R. Krishnan, S. Fang, S. Lee, D. Daley, K. McStay und 8 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2012)An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.J. Kuang, A. Mathews, J. Barth, F. Gebara, T. Nguyen, J. Schaub, K. Nowka, G. Carpenter, D. Plass, E. Nelson und 3 andere Autor(en). ESSCIRC, Seite 66-69. IEEE, (2008)Embedded DRAM design and architecture for the IBM 0.11-µm ASIC offering.J. Jr., J. Dreibelbis, E. Nelson, D. Anand, G. Pomichter, P. Jakobsen, M. Nelms, J. Leach, und G. Belansek. IBM J. Res. Dev., 46 (6): 675-690 (2002)