PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Özkaya, Ilter"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 60-Gb/s 1.9-pJ/bit NRZ Optical Receiver With Low-Latency Digital CDR in 14-nm CMOS FinFET.

, , , , , , , , , , , , , , , , und . J. Solid-State Circuits, 53 (4): 1227-1237 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ilter Ünal University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A 100Gb/s 1.1pJ/b PAM-4 RX with Dual-Mode 1-Tap PAM-4 / 3-Tap NRZ Speculative DFE in 14nm CMOS FinFET., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 112-114. IEEE, (2019)A 12-bit 300-MS/s SAR ADC With Inverter-Based Preamplifier and Common-Mode-Regulation DAC in 14-nm CMOS FinFET., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 53 (11): 3268-3279 (2018)Design considerations for 50G+ backplane links., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 477-482. IEEE, (2016)A 24-72-GS/s 8-b Time-Interleaved SAR ADC With 2.0-3.3-pJ/Conversion and >30 dB SNDR at Nyquist in 14-nm CMOS FinFET., , , , , , , , , und . J. Solid-State Circuits, 53 (12): 3508-3516 (2018)A 10-Bit 20-40 GS/S ADC with 37 dB SNDR at 40 GHz Input Using First Order Sampling Bandwidth Calibration., , , , , , , , , und . VLSI Circuits, Seite 275-276. IEEE, (2018)A 161mW 56Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14nm FinFET., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 476-478. IEEE, (2019)A 60-Gb/s 1.9-pJ/bit NRZ Optical Receiver With Low-Latency Digital CDR in 14-nm CMOS FinFET., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 53 (4): 1227-1237 (2018)A 64-Gb/s 1.4-pJ/b NRZ Optical Receiver Data-Path in 14-nm CMOS FinFET., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 52 (12): 3458-3473 (2017)A 50V input range 14bit 250kS/s ADC with 97.8dB SFDR and 80.2dB SNR., , , , und . ESSCIRC, Seite 71-74. IEEE, (2014)A 50GB/S 1.6PJ/B RX Data-Path with Quarter-Rate 3-Tap Speculative DFE., , , , , , , , , und . VLSI Circuits, Seite 267-268. IEEE, (2018)