PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Toifl, Thomas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 24-72-GS/s 8-b Time-Interleaved SAR ADC With 2.0-3.3-pJ/Conversion and >30 dB SNDR at Nyquist in 14-nm CMOS FinFET.

, , , , , , , , , und . J. Solid-State Circuits, 53 (12): 3508-3516 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dipl.-Ing. Thomas Kuestner

Scan time reduction in DWI of the pancreas using simultaneous multislice technique with different acceleration factors: how fast can we go?, , , , , , , und . Proceedings of the International Society for Magnetic Resonance in Medicine (ISMRM), Honolulu, Hawaii, USA, (April 2017)

Thomas Maier

Thomas Maier

Thomas Maier

Thomas Maier

 

Weitere Publikationen von Autoren mit dem selben Namen

Active compensation of supply noise for a 5-GHz VCO in 45-nm CMOS SOI technology., und . ISCAS, Seite 2617-2620. IEEE, (2008)A highly digital 0.5-to-4Gb/s 1.9mW/Gb/s serial-link transceiver using current-recycling in 90nm CMOS., , , , , , und . ISSCC, Seite 152-154. IEEE, (2011)A 3.6pJ/b 56Gb/s 4-PAM receiver with 6-Bit TI-SAR ADC and quarter-rate speculative 2-tap DFE in 32 nm CMOS., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 148-151. IEEE, (2015)High-speed link with trellis-coded modulation and Reed-Solomon coding., , , , , und . CSCN, Seite 231-236. IEEE, (2016)A 161mW 56Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14nm FinFET., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 476-478. IEEE, (2019)A 28Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32nm SOI CMOS technology., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 324-326. IEEE, (2012)A 60-Gb/s 1.9-pJ/bit NRZ Optical Receiver With Low-Latency Digital CDR in 14-nm CMOS FinFET., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 53 (4): 1227-1237 (2018)A 64-Gb/s 1.4-pJ/b NRZ Optical Receiver Data-Path in 14-nm CMOS FinFET., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 52 (12): 3458-3473 (2017)23.6 A 30Gb/s 0.8pJ/b 14nm FinFET receiver data-path., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 408-409. IEEE, (2016)A 10 Gb/s 8-Tap 6b 2-PAM/4-PAM Tomlinson-Harashima Precoding Transmitter for Future Memory-Link Applications in 22-nm SOI CMOS., , , , , , , , und . J. Solid-State Circuits, 48 (12): 3268-3284 (2013)