Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 12-bit 300-MS/s SAR ADC With Inverter-Based Preamplifier and Common-Mode-Regulation DAC in 14-nm CMOS FinFET.

D. Luu, L. Kull, T. Toifl, C. Menolfi, M. Braendli, P. Francese, T. Morf, M. Kossel, H. Yueksel, A. Cevrero, I. Özkaya, und Q. Huang. J. Solid-State Circuits, 53 (11): 3268-3279 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Christian Hagenlocher University of Stuttgart

Synchrotron X-ray video of full-penetration laser welding of aluminum AA1050AJ. Wagner, C. Hagenlocher, R. Weber, M. Hummel, F. Beckmann, J. Moosmann, und T. Graf. Dataset, (2024)

Christian León University of Stuttgart

Christian Hölzl University of Stuttgart

Christian Bartsch University of Stuttgart

Christian Semmler University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 3.6pJ/b 56Gb/s 4-PAM receiver with 6-Bit TI-SAR ADC and quarter-rate speculative 2-tap DFE in 32 nm CMOS.H. Yueksel, L. Kull, A. Burg, M. Braendli, P. Buchmann, P. Francese, C. Menolfi, M. Kossel, T. Morf, T. Andersen und 2 andere Autor(en). ESSCIRC, Seite 148-151. IEEE, (2015)A 161mW 56Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14nm FinFET.G. Kim, L. Kull, D. Luu, M. Braendli, C. Menolfi, P. Francese, H. Yueksel, C. Aprile, T. Morf, M. Kossel und 5 andere Autor(en). ISSCC, Seite 476-478. IEEE, (2019)A 28Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32nm SOI CMOS technology.J. Bulzacchelli, T. Beukema, D. Storaska, P. Hsieh, S. Rylov, D. Furrer, D. Gardellini, A. Prati, C. Menolfi, D. Hanson und 11 andere Autor(en). ISSCC, Seite 324-326. IEEE, (2012)A 60-Gb/s 1.9-pJ/bit NRZ Optical Receiver With Low-Latency Digital CDR in 14-nm CMOS FinFET.I. Özkaya, A. Cevrero, P. Francese, C. Menolfi, T. Morf, M. Braendli, D. Kuchta, L. Kull, C. Baks, J. Proesel und 7 andere Autor(en). J. Solid-State Circuits, 53 (4): 1227-1237 (2018)A 64-Gb/s 1.4-pJ/b NRZ Optical Receiver Data-Path in 14-nm CMOS FinFET.I. Özkaya, A. Cevrero, P. Francese, C. Menolfi, T. Morf, M. Braendli, D. Kuchta, L. Kull, C. Baks, J. Proesel und 7 andere Autor(en). J. Solid-State Circuits, 52 (12): 3458-3473 (2017)A T-Coil-Enhanced 8.5Gb/s High-Swing source-Series-Terminated Transmitter in 65nm Bulk CMOS.M. Kossel, C. Menolfi, J. Weiss, P. Buchmann, G. von Büren, L. Rodoni, T. Morf, T. Toifl, und M. Schmatz. ISSCC, Seite 110-111. IEEE, (2008)20.3 A feedforward controlled on-chip switched-capacitor voltage regulator delivering 10W in 32nm SOI CMOS.T. Andersen, F. Krismer, J. Kolar, T. Toifl, C. Menolfi, L. Kull, T. Morf, M. Kossel, M. Braendli, und P. Francese. ISSCC, Seite 1-3. IEEE, (2015)Implementation of Low-Power 6-8 b 30-90 GS/s Time-Interleaved ADCs With Optimized Input Bandwidth in 32 nm CMOS.L. Kull, J. Pliva, T. Toifl, M. Schmatz, P. Francese, C. Menolfi, M. Braendli, M. Kossel, T. Morf, T. Andersen und 1 andere Autor(en). J. Solid-State Circuits, 51 (3): 636-648 (2016)A 1.25-5 GHz Clock Generator With High-Bandwidth Supply-Rejection Using a Regulated-Replica Regulator in 45-nm CMOS.T. Toifl, C. Menolfi, P. Buchmann, M. Kossel, T. Morf, und M. Schmatz. J. Solid-State Circuits, 44 (11): 2901-2910 (2009)A T-Coil-Enhanced 8.5 Gb/s High-Swing SST Transmitter in 65 nm Bulk CMOS With ≪ -16 dB Return Loss Over 10 GHz Bandwidth.M. Kossel, C. Menolfi, J. Weiss, P. Buchmann, G. von Büren, L. Rodoni, T. Morf, T. Toifl, und M. Schmatz. J. Solid-State Circuits, 43 (12): 2905-2920 (2008)