Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability impact of advanced doping techniques for DRAM peripheral MOSFETs., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of Off State Stress on advanced high-K metal gate NMOSFETs., , , , , , und . ESSDERC, Seite 365-368. IEEE, (2014)I/O thick oxide device integration using Diffusion and Gate Replacement (D&GR) gate stack integration., , , , , , , , , und 2 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-8. IEEE, (2019)Off-state stress degradation mechanism on advanced p-MOSFETs., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of Al2O3 position on performances and reliability in high-k metal gated DRAM periphery transistors., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 190-193. IEEE, (2013)Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 242-245. IEEE, (2012)Assessment of SiGe quantum well transistors for DRAM peripheral applications., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Process, Circuit and System Co-optimization of Wafer Level Co-Integrated FinFET with Vertical Nanosheet Selector for STT-MRAM Applications., , , , , , , , , und 2 andere Autor(en). DAC, Seite 13. ACM, (2019)