PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tamura, Hirotaka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 60-GHz 1.65mW 25.9% locking range multi-order LC oscillator based injection locked frequency divider in 65nm CMOS.

, , , , , , und . CICC, Seite 1-4. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Tamura, Hirotaka
Eine Person hinzufügen mit dem Namen Tamura, Hirotaka
 

Weitere Publikationen von Autoren mit dem selben Namen

A 3 Watt 39.8-44.6 Gb/s Dual-Mode SFI5.2 SerDes Chip Set in 65 nm CMOS., , , , , , , , , und 13 andere Autor(en). J. Solid-State Circuits, 45 (10): 2016-2029 (2010)22.7 4×25.78Gb/s retimer ICs for optical links in 0.13μm SiGe BiCMOS., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 5Gb/s Transmitter with Reflection Cancellation for Backplane Transceivers., , , , und . CICC, Seite 413-416. IEEE, (2006)Loop Gain Adaptation for Optimum Jitter Tolerance in Digital CDRs., , , , und . J. Solid-State Circuits, 53 (9): 2696-2708 (2018)A 40-44 Gb/s 3 × Oversampling CMOS CDR/1: 16 DEMUX., , , , , , , , , und . J. Solid-State Circuits, 42 (12): 2726-2735 (2007)Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC., , , , , , , , , und 2 andere Autor(en). IEICE Transactions, 93-C (3): 295-302 (2010)18-GHz Clock Distribution Using a Coupled VCO Array., , , , , und . IEICE Transactions, 90-C (4): 811-822 (2007)A pattern-guided adaptive equalizer in 65nm CMOS., , , , und . ISSCC, Seite 354-356. IEEE, (2011)A 1-to-6Gb/s phase-interpolator-based burst-mode CDR in 65nm CMOS., , , , und . ISSCC, Seite 154-156. IEEE, (2011)A dynamic offset control technique for comparator design in scaled CMOS technology., , , , , , , und . CICC, Seite 495-498. IEEE, (2008)