Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kibune, Masaya
Eine Person hinzufügen mit dem Namen Kibune, Masaya
 

Weitere Publikationen von Autoren mit dem selben Namen

A 3 Watt 39.8-44.6 Gb/s Dual-Mode SFI5.2 SerDes Chip Set in 65 nm CMOS., , , , , , , , , und 13 andere Autor(en). J. Solid-State Circuits, 45 (10): 2016-2029 (2010)Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC., , , , , , , , , und 2 andere Autor(en). IEICE Transactions, 93-C (3): 295-302 (2010)A Reference-Less Single-Loop Half-Rate Binary CDR., , , und . J. Solid-State Circuits, 50 (9): 2037-2047 (2015)A 5Gb/s adaptive DFE for 2x blind ADC-based CDR in 65nm CMOS., , , und . ISSCC, Seite 436-438. IEEE, (2011)A pattern-guided adaptive equalizer in 65nm CMOS., , , , und . ISSCC, Seite 354-356. IEEE, (2011)A 1-to-6Gb/s phase-interpolator-based burst-mode CDR in 65nm CMOS., , , , und . ISSCC, Seite 154-156. IEEE, (2011)A dynamic offset control technique for comparator design in scaled CMOS technology., , , , , , , und . CICC, Seite 495-498. IEEE, (2008)A 3x blind ADC-based CDR for a 20 dB loss channel., , , , , und . IEEE Trans. on Circuits and Systems, 62-I (6): 1658-1667 (2015)On-chip measurement of data jitter with sub-picosecond accuracy for 10Gb/s multilane CDRs., , , , und . VLSIC, Seite 1-2. IEEE, (2014)Circuits for CMOS High-Speed I/O in Sub-100 nm Technologies., , , , , , und . IEICE Transactions, 89-C (3): 300-313 (2006)