Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Constraint Driven Pin Mapping for Concurrent SOC Testing.

Y. Huang, N. Mukherjee, C. Tsai, O. Samman, Y. Zaidan, Y. Zhang, W. Cheng, und S. Reddy. VLSI Design, Seite 511-516. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hanchuan Wu University of Stuttgart

Xiaoyu Cheng University of Stuttgart

Yongxiang Wu University of Stuttgart

Tiffany Cheng University of Stuttgart

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Embedded Tutorial ET2: Volume Diagnosis for Yield Improvement.W. Cheng, und S. Reddy. VLSI Design, Seite 21-23. IEEE Computer Society, (2015)On Concurrent Test of Core-Based SOC Design.Y. Huang, W. Cheng, C. Tsai, N. Mukherjee, O. Samman, Y. Zaidan, und S. Reddy. J. Electronic Testing, 18 (4-5): 401-414 (2002)Pulse-Vanishing Test for Interposers Wires in 2.5-D IC.S. Huang, J. Lee, K. Tsai, und W. Cheng. IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (8): 1258-1268 (2014)Parametric Delay Test of Post-Bond Through-Silicon Vias in 3-D ICs via Variable Output Thresholding Analysis.Y. Lin, S. Huang, K. Tsai, W. Cheng, S. Sunter, Y. Chou, und D. Kwai. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (5): 737-747 (2013)Oscillation-Based Prebond TSV Test.L. Huang, S. Huang, S. Sunter, K. Tsai, und W. Cheng. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1440-1444 (2013)Identify problematic layout patterns through volume diagnosis.W. Cheng. VLSI-DAT, Seite 1. IEEE, (2015)Automatic Test Pattern Generation for Interconnect Open Defects.S. Spinner, I. Polian, P. Engelke, B. Becker, M. Keim, und W. Cheng. VTS, Seite 181-186. IEEE Computer Society, (2008)Logic BIST Using Constrained Scan Cells.L. Lai, T. Rinderknecht, W. Cheng, und J. Patel. VTS, Seite 199-205. IEEE Computer Society, (2004)At-Speed Scan Test Method for the Timing Optimization and Calibration.K. Tsai, R. Guo, und W. Cheng. Asian Test Symposium, Seite 430-433. IEEE Computer Society, (2009)Efficient Diagnosis for Multiple Intermittent Scan Chain Hold-Time Faults.Y. Huang, W. Cheng, C. Hsieh, H. Tseng, A. Huang, und Y. Hung. Asian Test Symposium, Seite 44-49. IEEE Computer Society, (2003)