Autor der Publikation

Parametric Delay Test of Post-Bond Through-Silicon Vias in 3-D ICs via Variable Output Thresholding Analysis.

, , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (5): 737-747 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Noise-Insensitive Digital BIST for any PLL or DLL., und . J. Electronic Testing, 24 (5): 461-472 (2008)A unified method for parametric fault characterization of post-bond TSVs., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2012)IC Mixed-Signal BIST: Separating Facts from Fiction.. ITC, Seite 1205. IEEE Computer Society, (2002)A low cost 100 MHz analog test bus.. VTS, Seite 60-65. IEEE Computer Society, (1995)Experiences with parametric BIST for production testing PLLs with picosecond precision., , und . ITC, Seite 410-418. IEEE Computer Society, (2010)Adaptive parametric BIST of high-speed parallel I/Os via standard boundary scan., und . ITC, Seite 1-9. IEEE Computer Society, (2011)Test Metrics for Analog Parametric Faults., und . VTS, Seite 226-235. IEEE Computer Society, (1999)Mid-bond Interposer Wire Test., , , , und . Asian Test Symposium, Seite 153-158. IEEE Computer Society, (2013)BIST vs. ATE: need a different vehicle?. ITC, Seite 1148. IEEE Computer Society, (1998)Innovative practices session 4C: Disruptive solutions in the non-digital world., , , , und . VTS, Seite 1. IEEE Computer Society, (2014)