Autor der Publikation

Parametric Delay Test of Post-Bond Through-Silicon Vias in 3-D ICs via Variable Output Thresholding Analysis.

, , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (5): 737-747 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Tight Bounds on the Diameter of Gaussian Cubes., und . Comput. J., 41 (1): 52-56 (1998)Pruned Three-Dimensional Toroidal Networks., und . Inf. Process. Lett., 68 (4): 179-183 (1998)Scalability of Programmable FIR Digital Filters., und . VLSI Signal Processing, 21 (1): 31-35 (1999)Application-Independent Testing of 3-D Field Programmable Gate Array Interconnect Faults., , , und . IEEE Trans. VLSI Syst., 22 (2): 207-219 (2014)Intra-channel Reconfigurable Interface for TSV and Micro Bump Fault Tolerance in 3-D RAMs., , , , , , , und . ATS, Seite 143-148. IEEE Computer Society, (2014)FlexiVia ROM Compiler Programmable on Different Via Layers Based on Top Metal Assignment., , , , , , , , , und 1 andere Autor(en). MTDT, Seite 28-33. IEEE Computer Society, (2006)Comparing four classes of torus-based parallel architectures: Networkparameters and communication performance., und . Mathematical and Computer Modelling, 40 (7-8): 701-720 (2004)A Unified Formulation of Honeycomb and Diamond Networks., und . IEEE Trans. Parallel Distrib. Syst., 12 (1): 74-80 (2001)Incomplete k-ary n-cube and its derivatives., und . J. Parallel Distrib. Comput., 64 (2): 183-190 (2004)Yield Enhancement by Bad-Die Recycling and Stacking With Though-Silicon Vias., , und . IEEE Trans. VLSI Syst., 19 (8): 1346-1356 (2011)