Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

On Concurrent Test of Core-Based SOC Design.

Y. Huang, W. Cheng, C. Tsai, N. Mukherjee, O. Samman, Y. Zaidan, und S. Reddy. J. Electronic Testing, 18 (4-5): 401-414 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jingcheng Wu University of Stuttgart

Xiaoyu Cheng University of Stuttgart

Tiffany Cheng University of Stuttgart

Yongxiang Wu University of Stuttgart

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Ef.cient LBISTWith Complementary Weights.L. Lai, J. Patel, T. Rinderknecht, und W. Cheng. ICCD, Seite 479-484. IEEE Computer Society, (2005)Identify problematic layout patterns through volume diagnosis.W. Cheng. VLSI-DAT, Seite 1. IEEE, (2015)Automatic Test Pattern Generation for Interconnect Open Defects.S. Spinner, I. Polian, P. Engelke, B. Becker, M. Keim, und W. Cheng. VTS, Seite 181-186. IEEE Computer Society, (2008)Statistical Diagnosis for Intermittent Scan Chain Hold-Time Fault.Y. Huang, W. Cheng, S. Reddy, C. Hsieh, und Y. Hung. ITC, Seite 319-328. IEEE Computer Society, (2003)On RTL scan design.Y. Huang, C. Tsai, N. Mukherjee, O. Samman, D. Devries, W. Cheng, und S. Reddy. ITC, Seite 728-737. IEEE Computer Society, (2001)Optimal Core Wrapper Width Selection and SOC Test Scheduling Based on 3-D Bin Packing Algorithm.Y. Huang, S. Reddy, W. Cheng, P. Reuter, N. Mukherjee, C. Tsai, O. Samman, und Y. Zaidan. ITC, Seite 74-82. IEEE Computer Society, (2002)Compressed pattern diagnosis for scan chain failures.Y. Huang, W. Cheng, und J. Rajski. ITC, Seite 8. IEEE Computer Society, (2005)Scan based speed-path debug for a microprocessor.J. Zeng, R. Guo, W. Cheng, M. Mateja, J. Wang, K. Tsai, und K. Amstutz. European Test Symposium, Seite 207-212. IEEE Computer Society, (2010)At-Speed Scan Test Method for the Timing Optimization and Calibration.K. Tsai, R. Guo, und W. Cheng. Asian Test Symposium, Seite 430-433. IEEE Computer Society, (2009)Efficient Diagnosis for Multiple Intermittent Scan Chain Hold-Time Faults.Y. Huang, W. Cheng, C. Hsieh, H. Tseng, A. Huang, und Y. Hung. Asian Test Symposium, Seite 44-49. IEEE Computer Society, (2003)