PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fazan, Pierre"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks.

, , , , , , , , , , , und . ESSDERC, Seite 242-245. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pierre Nacke University of Stuttgart

Dr. rer. nat. Pierre Eckold University of Stuttgart

Pierre Kuna University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability impact of advanced doping techniques for DRAM peripheral MOSFETs., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)On the correlation between the retention time of FBRAM and the low-frequency noise of UTBOX SOI nMOSFETs., , , , , , , , , und 1 andere Autor(en). ESSDERC, Seite 338-341. IEEE, (2012)Zero capacitor embedded memory technology for system on chip., , und . MTDT, Seite xxi-xxv. IEEE Computer Society, (2005)Assessment of SiGe quantum well transistors for DRAM peripheral applications., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Off-state stress degradation mechanism on advanced p-MOSFETs., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of Al2O3 position on performances and reliability in high-k metal gated DRAM periphery transistors., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 190-193. IEEE, (2013)Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 242-245. IEEE, (2012)I/O thick oxide device integration using Diffusion and Gate Replacement (D&GR) gate stack integration., , , , , , , , , und 2 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-8. IEEE, (2019)