PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sugimori, Yasufumi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration.

, , , , , , und . IEEE Trans. VLSI Syst., 19 (10): 1902-1907 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sugimori, Yasufumi
Eine Person hinzufügen mit dem Namen Sugimori, Yasufumi
 

Weitere Publikationen von Autoren mit dem selben Namen

MuCCRA-Cube: A 3D dynamically reconfigurable processor with inductive-coupling link., , , , , , , , , und 2 andere Autor(en). FPL, Seite 6-11. IEEE, (2009)An inductive-coupling link for 3D integration of a 90nm CMOS processor and a 65nm CMOS SRAM., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 480-481. IEEE, (2009)A 2Gb/s 15pJ/b/chip Inductive-Coupling programmable bus for NAND Flash memory stacking., , , , , , , und . ISSCC, Seite 244-245. IEEE, (2009)47% power reduction and 91% area reduction in inductive-coupling programmable bus for NAND flash memory stacking., , , , , , und . CICC, Seite 449-452. IEEE, (2009)A High-Speed Inductive-Coupling Link With Burst Transmission., , , , , und . J. Solid-State Circuits, 44 (3): 947-955 (2009)3-D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coupling Link., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 45 (4): 856-862 (2010)Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration., , , , , , und . IEEE Trans. VLSI Syst., 19 (10): 1902-1907 (2011)An 11Gb/s Inductive-Coupling Link with Burst Transmission., , , , , und . ISSCC, Seite 298-299. IEEE, (2008)Modeling and Experimental Verification of Misalignment Tolerance in Inductive-Coupling Inter-Chip Link for Low-Power 3-D System Integration., , , , , , , und . IEEE Trans. VLSI Syst., 18 (8): 1238-1243 (2010)2 Gb/s 15 pJ/b/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking., , , , , , , und . J. Solid-State Circuits, 45 (1): 134-141 (2010)