PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Osada, Kenichi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration.

, , , , , , und . IEEE Trans. VLSI Syst., 19 (10): 1902-1907 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Osada, Kenichi
Eine Person hinzufügen mit dem Namen Osada, Kenichi
 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and Experimental Verification of Misalignment Tolerance in Inductive-Coupling Inter-Chip Link for Low-Power 3-D System Integration., , , , , , , und . IEEE Trans. VLSI Syst., 18 (8): 1238-1243 (2010)6 Tbps/W, 1 Tbps/mm2, 3D interconnect using adaptive timing control and low capacitance TSV., und . 3DIC, Seite 1-4. IEEE, (2011)Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration., , , , , , und . IEEE Trans. VLSI Syst., 19 (10): 1902-1907 (2011)65nm Low-Power High-Density SRAM Operable at 1.0V under 3σ Systematic Variation Using Separate Vth Monitoring and Body Bias for NMOS and PMOS., , , und . ISSCC, Seite 384-385. IEEE, (2008)Hierarchical 3D interconnection architecture with tightly-coupled processor-memory integration., , , , und . 3DIC, Seite 1-6. IEEE, (2010)Low-Voltage Embedded RAMs - Current Status and Future Trends., , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 3-15. Springer, (2004)3-D System Integration of Processor and Multi-Stacked SRAMs Using Inductive-Coupling Link., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 45 (4): 856-862 (2010)Embedded SoC Resource Manager to Control Temperature and Data Bandwidth., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 296-604. IEEE, (2007)A 512kB Embedded Phase Change Memory with 416kB/s Write Throughput at 100μA Cell Write Current., , , , , , , , und . ISSCC, Seite 474-616. IEEE, (2007)Fully digital voltage-mode control based on predictive hysteresis method (FDVC-PH) for DC-DC converters., , und . ISCAS, Seite 448-451. IEEE, (2012)