Autor der Publikation

Modeling and Experimental Verification of Misalignment Tolerance in Inductive-Coupling Inter-Chip Link for Low-Power 3-D System Integration.

, , , , , , , und . IEEE Trans. VLSI Syst., 18 (8): 1238-1243 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ishikuro, Hiroki
Eine Person hinzufügen mit dem Namen Ishikuro, Hiroki
 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.15-mm-Thick Noncontact Connector for MIPI Using a Vertical Directional Coupler., , , , , , , und . J. Solid-State Circuits, 49 (1): 223-231 (2014)An Outside-Rail Opamp Design Relaxing Low-Voltage Constraint on Future Scaled Transistors., , , , und . IEICE Transactions, 90-C (4): 786-792 (2007)A 1.26mW/Gbps 8 locking cycles versatile all-digital CDR with TDC combined DLL., , , und . ISCAS, Seite 1576-1579. IEEE, (2013)A phase noise minimization of CMOS VCOs over wide tuning range and large PVT variations., , , , , , und . CICC, Seite 583-586. IEEE, (2005)A 0.7V 4.1mW 850Mbps/ch inductive-coupling transceiver with adaptive pulse width controller in 65nm CMOS., , , , und . RWS, Seite 71-74. IEEE, (2012)0.5 V multi-phase digital controlled oscillator with smooth phase transition circuit., , , , und . APCCAS, Seite 232-235. IEEE, (2010)A 24mW 5.5Gbps dual frequency conversion demodulator for impulse-radio with first sidelobe., , und . RWS, Seite 10-12. IEEE, (2016)A 4-10 bit, 0.4-1 V Power Supply, Power Scalable Asynchronous SAR-ADC in 40 nm-CMOS with Wide Supply Voltage Range SAR Controller., , , , und . IEICE Transactions, 96-A (2): 443-452 (2013)An Amp-Less Time-Domain AC Bridge for Impedance Spectroscopy with 1-bit $\Delta \Sigma$ DAC., und . ICECS, Seite 1-5. IEEE, (2021)A 40nm 50S/s-8MS/s ultra low voltage SAR ADC with timing optimized asynchronous clock generator., , , und . ESSCIRC, Seite 471-474. IEEE, (2011)