PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Shikata, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4-10 bit, 0.4-1 V Power Supply, Power Scalable Asynchronous SAR-ADC in 40 nm-CMOS with Wide Supply Voltage Range SAR Controller.

, , , , und . IEICE Transactions, 96-A (2): 443-452 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Shikata, Akira
Eine Person hinzufügen mit dem Namen Shikata, Akira
 

Weitere Publikationen von Autoren mit dem selben Namen

A 12-Bit 31.1UW 1MS/S SAR ADC with On-Chip Input-Signal-Independent Calibration Achieving 100.4DB SFDR Using 256FF Sampling Capacitance., , , und . VLSI Circuits, Seite 91-92. IEEE, (2018)A 12-Bit 31.1- $\mu$ W 1-MS/s SAR ADC With On-Chip Input-Signal-Independent Calibration Achieving 100.4-dB SFDR Using 256-fF Sampling Capacitance., , , , und . J. Solid-State Circuits, 54 (4): 937-947 (2019)A 4-10 bit, 0.4-1 V Power Supply, Power Scalable Asynchronous SAR-ADC in 40 nm-CMOS with Wide Supply Voltage Range SAR Controller., , , , und . IEICE Transactions, 96-A (2): 443-452 (2013)An 8b extremely area efficient threshold configuring SAR ADC with source voltage shifting technique., , , , und . ASP-DAC, Seite 31-32. IEEE, (2014)An 8bit 0.35-0.8V 0.5-30MS/s 2bit/step SAR ADC with wide range threshold configuring comparator., , , , und . ESSCIRC, Seite 381-384. IEEE, (2012)An Adaptive DAC Settling Waiting Time Optimized Ultra Low Voltage Asynchronous SAR ADC in 40 nm CMOS., , , , und . IEICE Transactions, 96-C (6): 820-827 (2013)An 8 bit 0.3-0.8 V 0.2-40 MS/s 2-bit/Step SAR ADC With Successively Activated Threshold Configuring Comparators in 40 nm CMOS., , , , und . IEEE Trans. VLSI Syst., 23 (2): 356-368 (2015)A 0.5 V 1.1 MS/sec 6.3 fJ/Conversion-Step SAR-ADC With Tri-Level Comparator in 40 nm CMOS., , , und . J. Solid-State Circuits, 47 (4): 1022-1030 (2012)A 0.5-V 5.2-fJ/Conversion-Step Full Asynchronous SAR ADC With Leakage Power Reduction Down to 650 pW by Boosted Self-Power Gating in 40-nm CMOS., , , , und . J. Solid-State Circuits, 48 (11): 2628-2636 (2013)A 0.35-0.8V 8b 0.5-35MS/s 2bit/step extremely-low power SAR ADC., , , , und . ASP-DAC, Seite 111-112. IEEE, (2013)