Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

High-performance energy-efficient NoC fabrics: Evolution and future challenges.

M. Anders. NOCS, Seite i. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

Mark Burkhardt University of Stuttgart

Dr. Mark Hamilton University of Stuttgart

Mark Kurcsics University of Stuttgart

Dr. rer. nat. habil. Frederik Marks University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 110 GOPS/W 16-bit multiplier and reconfigurable PLA loop in 90-nm CMOS.S. Hsu, S. Mathew, M. Anders, B. Zeydel, V. Oklobdzija, R. Krishnamurthy, und S. Borkar. IEEE J. Solid State Circuits, 41 (1): 256-264 (2006)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS.G. Chen, M. Anders, H. Kaul, S. Satpathy, S. Mathew, S. Hsu, A. Agarwal, R. Krishnamurthy, V. De, und S. Borkar. IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.S. Satpathy, S. Mathew, V. Suresh, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy, und V. De. IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)A 4900×m2 839Mbps Side-Channel Attack Resistant AES-128 in 14nm CMOS with Heterogeneous Sboxes, Linear Masked MixColumns and Dual-Rail Key Addition.R. Kumar, V. Suresh, M. Kar, S. Satpathy, M. Anders, H. Kaul, A. Agarwal, S. Hsu, G. Chen, R. Krishnamurthy und 2 andere Autor(en). VLSI Circuits, Seite 234-. IEEE, (2019)A Microwatt-Class Always-On Sensor Fusion Engine Featuring Ultra-Low-Power AOI Clocked Circuits in 14nm CMOS.S. Hsu, A. Agarwal, M. Kar, M. Anders, H. Kaul, R. Kumar, S. Satpathy, V. Suresh, S. Mathew, R. Krishnamurthy und 1 andere Autor(en). VLSI Circuits, Seite 50-. IEEE, (2019)A 250Mv, 0.063J/Ghash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc Sha256 Datapath and 3-Phase Latch Based Clocking.V. Suresh, S. Satpathy, R. Kumar, M. Anders, H. Kaul, A. Agarwal, S. Hsu, R. Krishnamurthy, V. De, und S. Mathew. VLSI Circuits, Seite 32-. IEEE, (2019)A 1.45GHz 52-to-162GFLOPS/W variable-precision floating-point fused multiply-add unit with certainty tracking in 32nm CMOS.H. Kaul, M. Anders, S. Mathew, S. Hsu, A. Agarwal, F. Sheikh, R. Krishnamurthy, und S. Borkar. ISSCC, Seite 182-184. IEEE, (2012)16.2 A 0.19pJ/b PVT-variation-tolerant hybrid physically unclonable function circuit for 100% stable secure key generation in 22nm CMOS.S. Mathew, S. Satpathy, M. Anders, H. Kaul, S. Hsu, A. Agarwal, G. Chen, R. Parker, R. Krishnamurthy, und V. De. ISSCC, Seite 278-279. IEEE, (2014)25.7 Time-Borrowing Fast Mux-D Scan Flip-Flop with On-Chip Timing/Power/VMIN Characterization Circuits in 10nm CMOS.A. Agarwal, S. Hsu, S. Realov, M. Anders, G. Chen, M. Kar, R. Kumar, H. Sumbul, P. Knag, H. Kaul und 4 andere Autor(en). ISSCC, Seite 392-394. IEEE, (2020)A 1.9Gb/s 358mW 16-to-256 State Reconfigurable Viterbi Accelerator in 90nm CMOS.M. Anders, S. Mathew, S. Hsu, R. Krishnamurthy, und S. Borkar. ISSCC, Seite 256-600. IEEE, (2007)