PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ritzenthaler, Romain"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Assessment of SiGe quantum well transistors for DRAM peripheral applications.

, , , , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ritzenthaler, Romain
Eine Person hinzufügen mit dem Namen Ritzenthaler, Romain
 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability impact of advanced doping techniques for DRAM peripheral MOSFETs., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Towards high performance sub-10nm finW bulk FinFET technology., , , , , , , , , und 10 andere Autor(en). ESSDERC, Seite 131-134. IEEE, (2016)STI and eSiGe source/drain epitaxy induced stress modeling in 28 nm technology with replacement gate (RMG) process., , , , , , , , und . ESSDERC, Seite 159-162. IEEE, (2013)Off-state stress degradation mechanism on advanced p-MOSFETs., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of Al2O3 position on performances and reliability in high-k metal gated DRAM periphery transistors., , , , , , , , , und 8 andere Autor(en). ESSDERC, Seite 190-193. IEEE, (2013)Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 242-245. IEEE, (2012)Assessment of SiGe quantum well transistors for DRAM peripheral applications., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Impact of Off State Stress on advanced high-K metal gate NMOSFETs., , , , , , und . ESSDERC, Seite 365-368. IEEE, (2014)I/O thick oxide device integration using Diffusion and Gate Replacement (D&GR) gate stack integration., , , , , , , , , und 2 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)NBTI in Si0.55Ge0.45 cladding p-FinFETs: Porting the superior reliability from planar to 3D architectures., , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)