PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Casse, Mikaël"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Study of carrier transport in strained and unstrained SOI tri-gate and omega-gate Si-nanowire MOSFETs.

, , , , , , und . ESSDERC, Seite 73-76. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Casse, Mikaël
Eine Person hinzufügen mit dem Namen Casse, Mikaël
 

Weitere Publikationen von Autoren mit dem selben Namen

Study of carrier transport in strained and unstrained SOI tri-gate and omega-gate Si-nanowire MOSFETs., , , , , , und . ESSDERC, Seite 73-76. IEEE, (2012)Precise EOT regrowth extraction enabling performance analysis of low temperature extension first devices., , , , , , , , , und 5 andere Autor(en). ESSDERC, Seite 144-147. IEEE, (2017)Performance & reliability of 3D architectures (πfet, Finfet, Ωfet)., , , , , , , , , und . IRPS, Seite 6. IEEE, (2018)Drain current model for short-channel triple gate junctionless nanowire transistors., , , , , , , und . Microelectronics Reliability, (2016)Process dependence of BTI reliability in advanced HK MG stacks., , , , , , , und . Microelectronics Reliability, 49 (9-11): 982-988 (2009)Strain effect on mobility in nanowire MOSFETs down to 10nm width: Geometrical effects and piezoresistive model., , , , , , , und . ESSDERC, Seite 210-213. IEEE, (2015)Strain and layout management in dual channel (sSOI substrate, SiGe channel) planar FDSOI MOSFETs., , , , , , , , , und 17 andere Autor(en). ESSDERC, Seite 106-109. IEEE, (2014)Influence of device scaling on low-frequency noise in SOI tri-gate N- and p-type Si nanowire MOSFETs., , , , , , und . ESSDERC, Seite 300-303. IEEE, (2013)Low-temperature transport characteristics in SOI and sSOI nanowires down to 8nm width: Evidence of IDS and mobility oscillations., , , , , , , , , und 3 andere Autor(en). ESSDERC, Seite 198-201. IEEE, (2013)FDSOI bottom MOSFETs stability versus top transistor thermal budget featuring 3D monolithic integration., , , , , , , , , und 6 andere Autor(en). ESSDERC, Seite 110-113. IEEE, (2014)