Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A cm-scale self-powered intelligent and secure IoT edge mote featuring an ultra-low-power SoC in 14nm tri-gate CMOS.

T. Karnik, D. Kurian, P. Aseron, R. Dorrance, E. Alpman, A. Nicoara, R. Popov, L. Azarenkov, M. Moiseev, L. Zhao, S. Ghosh, R. Misoczki, A. Gupta, M. Akhila, S. Muthukumar, S. Bhandari, S. Yada, K. Jain, R. Flory, C. Kanthapanit, E. Quijano, B. Jackson, H. Luo, S. Kim, V. Vaidya, A. Elsherbini, R. Liu, F. Sheikh, O. Tickoo, I. Klotchkov, M. Sastry, S. Sun, M. Bhartiya, A. Srinivasan, Y. Hoskote, H. Wang, und V. De. ISSCC, Seite 46-48. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

PD Dr. Paolo Malgaretti University of Stuttgart

A. Laukemann

A. Laukemann

A. Vo{\ss}

Weitere Publikationen von Autoren mit dem selben Namen

Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops.A. Raychowdhury, J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)4.7 A 409GOPS/W adaptive and resilient domino register file in 22nm tri-gate CMOS featuring in-situ timing margin and error detection for tolerance to within-die variation, voltage droop, temperature and aging.J. Kulkarni, C. Tokunaga, P. Aseron, T. Nguyen, C. Augustine, J. Tschanz, und V. De. ISSCC, Seite 1-3. IEEE, (2015)A cm-scale self-powered intelligent and secure IoT edge mote featuring an ultra-low-power SoC in 14nm tri-gate CMOS.T. Karnik, D. Kurian, P. Aseron, R. Dorrance, E. Alpman, A. Nicoara, R. Popov, L. Azarenkov, M. Moiseev, L. Zhao und 27 andere Autor(en). ISSCC, Seite 46-48. IEEE, (2018)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process.D. Somasekhar, Y. Ye, P. Aseron, S. Lu, M. Khellah, J. Howard, G. Ruhl, T. Karnik, S. Borkar, V. De und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)Within-die variation-aware dynamic-voltage-frequency scaling core mapping and thread hopping for an 80-core processor.S. Dighe, S. Vangal, P. Aseron, S. Kumar, T. Jacob, K. Bowman, J. Howard, J. Tschanz, V. Erraguntla, N. Borkar und 2 andere Autor(en). ISSCC, Seite 174-175. IEEE, (2010)An energy harvesting wireless sensor node for IoT systems featuring a near-threshold voltage IA-32 microcontroller in 14nm tri-gate CMOS.S. Paul, V. Honkote, R. Kim, T. Majumder, P. Aseron, V. Grossnickle, R. Sankman, D. Mallik, S. Jain, S. Vangal und 2 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)All-Digital Circuit-Level Dynamic Variation Monitor for Silicon Debug and Adaptive Clock Control.K. Bowman, C. Tokunaga, J. Tschanz, A. Raychowdhury, M. Khellah, B. Geuskens, S. Lu, P. Aseron, T. Karnik, und V. De. IEEE Trans. on Circuits and Systems, 58-I (9): 2017-2025 (2011)A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance.K. Bowman, J. Tschanz, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). J. Solid-State Circuits, 46 (1): 194-208 (2011)A 280mV-to-1.2V wide-operating-range IA-32 processor in 32nm CMOS.S. Jain, S. Khare, S. Yada, V. Ambili, P. Salihundam, S. Ramani, S. Muthukumar, M. Srinivasan, A. Kumar, S. Kumar und 11 andere Autor(en). ISSCC, Seite 66-68. IEEE, (2012)2 GHz 2 Mb 2T Gain Cell Memory Macro With 128 GBytes/sec Bandwidth in a 65 nm Logic Process Technology.D. Somasekhar, Y. Ye, P. Aseron, S. Lu, M. Khellah, J. Howard, G. Ruhl, T. Karnik, S. Borkar, V. De und 1 andere Autor(en). J. Solid-State Circuits, 44 (1): 174-185 (2009)