PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Park, Juhyun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Single-Ended 9T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Read Performance in 22-nm FinFET Technology.

, , , , , und . IEEE Trans. VLSI Syst., 23 (11): 2748-2752 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sumee Park

Soo Yong Park University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Full-Swing Local Bitline SRAM Architecture Based on the 22-nm FinFET Technology for Low-Voltage Operation., , , , , und . IEEE Trans. VLSI Syst., 24 (4): 1342-1350 (2016)High-Order Tensor Regularization With Application to Attribute Ranking., , und . CVPR, Seite 4349-4357. IEEE Computer Society, (2018)Self-Timed Pulsed Latch for Low-Voltage Operation With Reduced Hold Time., , , und . J. Solid-State Circuits, 54 (8): 2304-2315 (2019)Mapping Areas using Computer Vision Algorithms and Drones., , , , und . CoRR, (2019)Efficient Automatic Original Entry Point Detection., , , und . J. Inf. Sci. Eng., 35 (4): 887-901 (2019)Structural components in functional data., , und . Computational Statistics & Data Analysis, 53 (9): 3452-3465 (2009)Single-Ended 9T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Read Performance in 22-nm FinFET Technology., , , , , und . IEEE Trans. VLSI Syst., 23 (11): 2748-2752 (2015)SRAM Design for 22-nm ETSOI Technology: Selective Cell Current Boosting and Asymmetric Back-Gate Write-Assist Circuit., , , , , und . IEEE Trans. on Circuits and Systems, 62-I (6): 1538-1545 (2015)Bitline Precharging and Preamplifying Switching pMOS for High-Speed Low-Power SRAM., , , , , , , und . IEEE Trans. on Circuits and Systems, 63-II (11): 1059-1063 (2016)SRAM Operational Mismatch Corner Model for Efficient Circuit Design and Yield Analysis., , , , und . IEEE Trans. on Circuits and Systems, 64-I (8): 2063-2072 (2017)