Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

SRAM Operational Mismatch Corner Model for Efficient Circuit Design and Yield Analysis.

T. Choi, H. Jeong, Y. Yang, J. Park, und S. Jung. IEEE Trans. on Circuits and Systems, 64-I (8): 2063-2072 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiliu Yang University of Stuttgart

Yang Wang University of Stuttgart

Guangpu Yang University of Stuttgart

Hsiu-Yu Yang University of Stuttgart

Peihan Yang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

One-Sided Static Noise Margin and Gaussian-Tail-Fitting Method for SRAM.H. Jeong, Y. Yang, J. Lee, J. Kim, und S. Jung. IEEE Trans. VLSI Syst., 22 (6): 1262-1269 (2014)Offset-Compensated Cross-Coupled PFET Bit-Line Conditioning and Selective Negative Bit-Line Write Assist for High-Density Low-Power SRAM.H. Jeong, T. Kim, Y. Yang, T. Song, G. Kim, H. Won, und S. Jung. IEEE Trans. on Circuits and Systems, 62-I (4): 1062-1070 (2015)SRAM Operational Mismatch Corner Model for Efficient Circuit Design and Yield Analysis.T. Choi, H. Jeong, Y. Yang, J. Park, und S. Jung. IEEE Trans. on Circuits and Systems, 64-I (8): 2063-2072 (2017)Architecture-Aware Analytical Yield Model for Read Access in Static Random Access Memory.H. Kang, J. Kim, H. Jeong, Y. Yang, und S. Jung. IEEE Trans. VLSI Syst., 23 (4): 752-765 (2015)Single-Ended 9T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Read Performance in 22-nm FinFET Technology.Y. Yang, J. Park, S. Song, J. Wang, G. Yeap, und S. Jung. IEEE Trans. VLSI Syst., 23 (11): 2748-2752 (2015)SRAM Design for 22-nm ETSOI Technology: Selective Cell Current Boosting and Asymmetric Back-Gate Write-Assist Circuit.Y. Yang, J. Park, S. Song, J. Wang, G. Yeap, und S. Jung. IEEE Trans. on Circuits and Systems, 62-I (6): 1538-1545 (2015)Static read stability and write ability metrics in FinFET based SRAM considering read and write-assist circuits.H. Jeong, Y. Yang, J. Lee, J. Kim, und S. Jung. ICECS, Seite 833-836. IEEE, (2012)Variation-Tolerant WL Driving Scheme for High-Capacity NAND Flash Memory.J. Ko, Y. Yang, J. Kim, C. Lee, Y. Min, J. Chun, M. Kim, und S. Jung. IEEE Trans. VLSI Syst., 27 (8): 1828-1839 (2019)Single Bit-Line 7T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Performance and Energy in 14 nm FinFET Technology.Y. Yang, H. Jeong, S. Song, J. Wang, G. Yeap, und S. Jung. IEEE Trans. on Circuits and Systems, 63-I (7): 1023-1032 (2016)Full-Swing Local Bitline SRAM Architecture Based on the 22-nm FinFET Technology for Low-Voltage Operation.K. Kang, H. Jeong, Y. Yang, J. Park, K. Kim, und S. Jung. IEEE Trans. VLSI Syst., 24 (4): 1342-1350 (2016)