PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kuang, Jente B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.

, , , , , , , , , , , , und . ESSCIRC, Seite 66-69. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

B. Schlecht

Max B. Schäfer

Univ. -Prof. Dr. -Ing. Lucio Blandini University of Stuttgart

Filigrane Nachhaltigkeit : Die Erweiterung und Modernisierung des Hôtel de Ville von Chartres. Ingenieurbaukunst 2024 : Made in Germany, Ernst & Sohn, Berlin, (2024)
Filigrane Nachhaltigkeit : Die Erweiterung und Modernisierung des Hôtel de Ville von Chartres. Ingenieurbaukunst 2024 : Made in Germany, Ernst & Sohn, Berlin, (2024)Leichtbau oder ökologisch leichter bauen : Was kann das heute bedeuten?, , , und . Ingenieurbaukunst 2024 : Made in Germany, Ernst & Sohn, Berlin, (2024)

Lars Baronat University of Stuttgart

Measurement System for Surface Potentials in Realistic HVDC-GIS Environments, , , und . 23rd International Symposium on High Voltage Engineering (ISH 2023), Seite 543-547. Stevenage, Institution of Engineering and Technology, (2023)

Maximilian Benn University of Stuttgart

Asset information requirement templates for the building information modelling-based provision of facility services in corporate real estate management. Universität Stuttgart, Stuttgart, Dissertation, (2024)
 

Weitere Publikationen von Autoren mit dem selben Namen

SRAM device and cell co-design considerations in a 14nm SOI FinFET technology., , , , , , , und . ISCAS, Seite 2339-2342. IEEE, (2013)Fine-grained power managed dual-thread vector scalar unit for the first-generation CELL processor., , , , , , , , , und 7 andere Autor(en). CICC, Seite 235-238. IEEE, (2005)A 32nm 0.5V-supply dual-read 6T SRAM., , , , , , , , , und 5 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)The Design and Characterization of a Half-Volt 32 nm Dual-Read 6T SRAM., , , , , , , und . IEEE Trans. on Circuits and Systems, 58-I (9): 2010-2016 (2011)Statistical yield analysis of silicon-on-insulator embedded DRAM., , , , , , , und . ISQED, Seite 190-194. IEEE Computer Society, (2009)Gate Leakage Effects on Yield and Design Considerations of PD/SOI SRAM Designs., , , , , , , und . ISQED, Seite 33-40. IEEE Computer Society, (2007)TrueNorth: Design and Tool Flow of a 65 mW 1 Million Neuron Programmable Neurosynaptic Chip., , , , , , , , , und 8 andere Autor(en). IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (10): 1537-1557 (2015)SRAM Local Bit Line Access Failure Analyses., , , , , und . ISQED, Seite 204-209. IEEE Computer Society, (2006)Statistical Variability and Reliability and the Impact on Corresponding 6T-SRAM Cell Design for a 14-nm Node SOI FinFET Technology., , , , , und . IEEE Design & Test, 30 (6): 18-28 (2013)Circuit Techniques Utilizing Independent Gate Control in Double-Gate Technologies., , , , , und . IEEE Trans. VLSI Syst., 16 (12): 1657-1665 (2008)