PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sinanoglu, Ozgur"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Leveraging Ferroelectric Stochasticity and In-Memory Computing for DNN IP Obfuscation

, , , , , , und . IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 8 (2): 102-110 (2022)
DOI: 10.1109/JXCDC.2022.3217043

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sinanoglu, Ozgur
Eine Person hinzufügen mit dem Namen Sinanoglu, Ozgur
 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Construction of Aliasing-Free Compaction Circuitry., und . IEEE Micro, 22 (5): 82-92 (2002)Test Power Reduction via Deterministic Alignment of Stimulus and Response Bits., , und . J. Low Power Electronics, 7 (4): 573-584 (2011)Regaining Trust in VLSI Design: Design-for-Trust Techniques., , und . Proceedings of the IEEE, 102 (8): 1266-1282 (2014)Fast and Energy-Frugal Deterministic Test Through Test Vector Correlation Exploitation., und . DFT, Seite 325-333. IEEE Computer Society, (2002)Guest Editorial Special Section on Hardware Security and Trust., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (6): 873-874 (2015)Security Vulnerabilities of Emerging Nonvolatile Main Memories and Countermeasures., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (1): 2-15 (2015)Scan-in and Scan-out Transition Co-optimization Through Modelling Generalized Serial Transformations.. J. Electronic Testing, 24 (4): 335-351 (2008)Reducing Average and Peak Test Power Through Scan Chain Modification., , und . J. Electronic Testing, 19 (4): 457-467 (2003)Reconfigurable Concurrent Error Detection Adaptive to Dynamicity of Power Constraints., , und . J. Electronic Testing, 29 (1): 73-86 (2013)On the Application of Dynamic Scan Chain Partitioning for Reducing Peak Shift Power., , und . J. Electronic Testing, 26 (4): 465-481 (2010)