PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Orailoglu, Alex"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Construction of Aliasing-Free Compaction Circuitry.

, und . IEEE Micro, 22 (5): 82-92 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Charalampos Alexopoulos University of Stuttgart

Univ. -Prof. Dr. rer. pol. Alexander Brem University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Transforming Binary Code for Low-Power Embedded Processors., und . IEEE Micro, 24 (3): 21-33 (2004)Efficient Construction of Aliasing-Free Compaction Circuitry., und . IEEE Micro, 22 (5): 82-92 (2002)Reducing impact of cache miss stalls in embedded systems by extracting guaranteed independent instructions., und . Design Autom. for Emb. Sys., 14 (3): 309-326 (2010)Hierarchical Modeling of the VLSI Design Process., , und . IEEE Expert, 6 (2): 56-70 (1991)Automatic Synthesis of Self-Recovering VLSI Systems., und . IEEE Trans. Computers, 45 (2): 131-142 (1996)The Construction of Optimal Deterministic Partitionings in Scan-Based BIST Fault Diagnosis: Mathematical Foundations and Cost-Effective Implementations., und . IEEE Trans. Computers, 54 (1): 61-75 (2005)Concurrent Application of Compaction and Compression for Test Time and Data Volume Reduction in Scan Designs., und . IEEE Trans. Computers, 52 (11): 1480-1489 (2003)Scan Power Reduction for Linear Test Compression Schemes Through Seed Selection., und . IEEE Trans. VLSI Syst., 20 (12): 2170-2183 (2012)Reducing Average and Peak Test Power Through Scan Chain Modification., , und . J. Electronic Testing, 19 (4): 457-467 (2003)On the identification of modular test requirements for low cost hierarchical test path construction., und . Integration, 40 (3): 315-325 (2007)