PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Horiguchi, Naoto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Origins and implications of increased channel hot carrier variability in nFinFETs.

, , , , , , , , , , , , , , , , , , , , und . IRPS, Seite 3. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Horiguchi, Naoto
Eine Person hinzufügen mit dem Namen Horiguchi, Naoto
 

Weitere Publikationen von Autoren mit dem selben Namen

PPAC scaling enablement for 5nm mobile SoC technology., , , , , , , , , und 7 andere Autor(en). ESSDERC, Seite 240-243. IEEE, (2017)Off-state stress degradation mechanism on advanced p-MOSFETs., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Assessment of SiGe quantum well transistors for DRAM peripheral applications., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Origins and implications of increased channel hot carrier variability in nFinFETs., , , , , , , , , und 11 andere Autor(en). IRPS, Seite 3. IEEE, (2015)Impact of fin shape variability on device performance towards 10nm node., , , , , , , , , und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Superior reliability and reduced Time-Dependent variability in high-mobility SiGe channel pMOSFETs for VLSI logic applications., , , , , , , , , und 6 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2012)Scalability comparison between raised- and embedded-SiGe source/drain structures for Si0.55Ge0.45 implant free quantum well pFET., , , , , , , und . Microelectronics Reliability, (2018)New methodology for modelling MOL TDDB coping with variability., , , , , und . IRPS, Seite 3. IEEE, (2018)Towards high performance sub-10nm finW bulk FinFET technology., , , , , , , , , und 10 andere Autor(en). ESSDERC, Seite 131-134. IEEE, (2016)Reliability impact of advanced doping techniques for DRAM peripheral MOSFETs., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)