PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Badaroglu, Mustafa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PPAC scaling enablement for 5nm mobile SoC technology.

, , , , , , , , , , , , , , , , und . ESSDERC, Seite 240-243. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mustafa Ahmed Mustafa Mustafa University of Stuttgart

Mustafa Kemal Ak University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Scalable Gate-Level Models for Power and Timing Analysis., , , , , und . ISCAS, Seite 2938-2941. IEEE, (2007)SWAN: high-level simulation methodology for digital substrate noise generation., , , , , und . IEEE Trans. VLSI Syst., 14 (1): 23-33 (2006)High-level simulation of substrate noise generation from large digital circuits with multiple supplies., , , , , , , und . DATE, Seite 326-330. IEEE Computer Society, (2001)BANDIT: embedding analog-to-digital converters on digital telecom ASICs., , , , , , , , , und 1 andere Autor(en). ICECS, Seite 1377-1380. IEEE, (1999)Ultra-wide-band transmitter for low-power wireless body area networks: design and evaluation., , , , , , , , , und . IEEE Trans. on Circuits and Systems, 52-I (12): 2515-2525 (2005)Optimized Signal Acquisition for Low-Complexity and Low-Power IR-UWB Transceivers., , , und . VTC Spring, Seite 3135-3139. IEEE, (2007)Interconnect-aware device targeting from PPA perspective., und . ICCAD, Seite 26. ACM, (2016)Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding., , , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (6): 1146-1154 (2006)Investigation of electrically gate-all-around hexagonal nanowire FET (HexFET) architecture for 5 nm node logic and SRAM applications., , , , , , und . ESSDERC, Seite 188-191. IEEE, (2017)High-level simulation of substrate noise in high-ohmic substrates with interconnect and supply effects., , , , , , , und . DAC, Seite 854-859. ACM, (2004)