Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Neurophysics-inspired parallel architecture with resistive crosspoint array for dictionary learning.

D. Kadetotad, Z. Xu, A. Mohanty, P. Chen, B. Lin, J. Ye, S. Vrudhula, S. Yu, Y. Cao, und J. sun Seo. BioCAS, Seite 536-539. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Yu University of Stuttgart

Yiwen Yuan University of Stuttgart

Xingyao Yu University of Stuttgart

Yu Li University of Stuttgart

Meral Yurdakul-Ziegler University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Design and Analysis of Energy-Efficient and Reliable 3-D ReRAM Cross-Point Array System.M. Mao, S. Yu, und C. Chakrabarti. IEEE Trans. VLSI Syst., 26 (7): 1290-1300 (2018)Technological Exploration of RRAM Crossbar Array for Matrix-Vector Multiplication.L. Xia, P. Gu, B. Li, T. Tang, X. Yin, W. Huangfu, S. Yu, Y. Cao, Y. Wang, und H. Yang. J. Comput. Sci. Technol., 31 (1): 3-19 (2016)Technology-design co-optimization of resistive cross-point array for accelerating learning algorithms on chip.P. Chen, D. Kadetotad, Z. Xu, A. Mohanty, B. Lin, J. Ye, S. Vrudhula, J. sun Seo, Y. Cao, und S. Yu. DATE, Seite 854-859. ACM, (2015)Analyzing inference robustness of RRAM synaptic array in low-precision neural network.R. Liu, H. Lee, und S. Yu. ESSDERC, Seite 18-21. IEEE, (2017)A Dual-Split 6T SRAM-Based Computing-in-Memory Unit-Macro With Fully Parallel Product-Sum Operation for Binarized DNN Edge Processors.X. Si, W. Khwa, J. Chen, J. Li, X. Sun, R. Liu, S. Yu, H. Yamauchi, Q. Li, und M. Chang. IEEE Trans. on Circuits and Systems, 66-I (11): 4172-4185 (2019)A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning.X. Si, J. Chen, Y. Tu, W. Huang, J. Wang, Y. Chiu, W. Wei, S. Wu, X. Sun, R. Liu und 6 andere Autor(en). ISSCC, Seite 396-398. IEEE, (2019)A 65nm 4Kb algorithm-dependent computing-in-memory SRAM unit-macro with 2.3ns and 55.8TOPS/W fully parallel product-sum operation for binary DNN edge processors.W. Khwa, J. Chen, J. Li, X. Si, E. Yang, X. Sun, R. Liu, P. Chen, Q. Li, S. Yu und 1 andere Autor(en). ISSCC, Seite 496-498. IEEE, (2018)Thermal Reliability Considerations of Resistive Synaptic Devices for 3D CIM System Performance.A. Kaul, Y. Luo, X. Peng, S. Yu, und M. Bakir. 3DIC, Seite 1-5. IEEE, (2021)Design of Resistive Synaptic Array for Implementing On-Chip Sparse Learning.P. Chen, L. Gao, und S. Yu. IEEE Trans. Multi-Scale Computing Systems, 2 (4): 257-264 (2016)Impact of Cell Failure on Reliable Cross-Point Resistive Memory Design.C. Xu, D. Niu, Y. Zheng, S. Yu, und Y. Xie. ACM Trans. Design Autom. Electr. Syst., 20 (4): 63:1-63:21 (2015)