Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Synthesis of topology configurations and deadlock free routing algorithms for ReNoC-based systems-on-chip.

M. Stuart, M. Stensgaard, und J. Sparsø. CODES+ISSS, Seite 481-490. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Jens Brockmeyer University of Stuttgart

Jens Wizl University of Stuttgart

Jens Müller University of Stuttgart

Jens Anders

Jens Hamann University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Behavioral Synthesis of Asynchronous Circuits Using Syntax Directed Translation as Backend.S. Nielsen, J. Sparsø, und J. Madsen. IEEE Trans. VLSI Syst., 17 (2): 248-261 (2009)Argo: A Real-Time Network-on-Chip Architecture With an Efficient GALS Implementation.E. Kasapaki, M. Schoeberl, R. Sorensen, C. Muller, K. Goossens, und J. Sparsø. IEEE Trans. VLSI Syst., 24 (2): 479-492 (2016)ReNoC: A Network-on-Chip Architecture with Reconfigurable Topology.M. Stensgaard, und J. Sparsø. NOCS, Seite 55-64. IEEE Computer Society, (2008)A resource-efficient network interface supporting low latency reconfiguration of virtual circuits in time-division multiplexing networks-on-chip.R. Sørensen, L. Pezzarossa, M. Schoeberl, und J. Sparsø. Journal of Systems Architecture - Embedded Systems Design, (2017)Demonstration of a Time-predictable Flight Controller on a Multicore Processor.O. Baris, S. Majumder, T. Strøm, A. la Cour-Harbo, J. Sparsø, T. Bak, und M. Schoeberl. ISORC, Seite 95-96. IEEE, (2019)Synthesis of topology configurations and deadlock free routing algorithms for ReNoC-based systems-on-chip.M. Stuart, M. Stensgaard, und J. Sparsø. CODES+ISSS, Seite 481-490. ACM, (2009)Router Designs for an Asynchronous Time-Division-Multiplexed Network-on-Chip.E. Kasapaki, J. Sparsø, R. Sorensen, und K. Goossens. DSD, Seite 319-326. IEEE Computer Society, (2013)A Time-Predictable Memory Network-on-Chip.M. Schoeberl, D. Chong, W. Puffitsch, und J. Sparsø. WCET, Volume 39 von OASIcs, Seite 53-62. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2014)A Time-predictable TTEthenet Node.M. Lund, L. Pezzarossa, J. Sparsø, und M. Schoeberl. ISORC, Seite 229-233. IEEE, (2019)A Channel Library for Asynchronous Circuit Design Supporting Mixed-Mode Modeling.T. Bjerregaard, S. Mahadevan, und J. Sparsø. PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 301-310. Springer, (2004)