Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A resource-efficient network interface supporting low latency reconfiguration of virtual circuits in time-division multiplexing networks-on-chip.

R. Sørensen, L. Pezzarossa, M. Schoeberl, und J. Sparsø. Journal of Systems Architecture - Embedded Systems Design, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Martin Baumann

Martin Schwartz University of Stuttgart

Martin Alvarez University of Stuttgart

Univ. -Prof. Martin Ostermann University of Stuttgart

Dr. Martin Rose University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Models of Communication for Multicore Processors.M. Schoeberl, R. Sorensen, und J. Sparsø. ISORC Workshops, Seite 9-16. IEEE Computer Society, (2015)Time-Predictable Computer Architecture.M. Schoeberl. EURASIP J. Emb. Sys., (2009)Fast, Interactive Worst-Case Execution Time Analysis With Back-Annotation.T. Harmon, M. Schoeberl, R. Kirner, R. Klefstad, K. Kim, und M. Lowry. IEEE Trans. Industrial Informatics, 8 (2): 366-377 (2012)Direct garbage collection: two-fold speedup for managed language embedded systems.R. Pedersen, und M. Schoeberl. IJES, 10 (5): 394-405 (2018)A Hardware Abstraction Layer in Java.M. Schoeberl, S. Korsholm, T. Kalibera, und A. Ravn. ACM Trans. Embedded Comput. Syst., 10 (4): 42:1-42:40 (2011)Hardlock: A Concurrent Real-Time Multicore Locking Unit.T. Strøm, und M. Schoeberl. ISORC, Seite 9-16. IEEE Computer Society, (2018)A time-predictable branch predictor.M. Schoeberl, B. Rouxel, und I. Puaut. SAC, Seite 607-616. ACM, (2019)Worst-Case Analysis of Heap Allocations.W. Puffitsch, B. Huber, und M. Schoeberl. ISoLA (2), Volume 6416 von Lecture Notes in Computer Science, Seite 464-478. Springer, (2010)A Time Predictable Instruction Cache for a Java Processor.M. Schoeberl. OTM Workshops, Volume 3292 von Lecture Notes in Computer Science, Seite 371-382. Springer, (2004)A Single-Path Chip-Multiprocessor System.M. Schoeberl, P. Puschner, und R. Kirner. SEUS, Volume 5860 von Lecture Notes in Computer Science, Seite 47-57. Springer, (2009)