Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Models of Communication for Multicore Processors., , und . ISORC Workshops, Seite 9-16. IEEE Computer Society, (2015)Fast, Interactive Worst-Case Execution Time Analysis With Back-Annotation., , , , , und . IEEE Trans. Industrial Informatics, 8 (2): 366-377 (2012)Direct garbage collection: two-fold speedup for managed language embedded systems., und . IJES, 10 (5): 394-405 (2018)Time-Predictable Computer Architecture.. EURASIP J. Emb. Sys., (2009)A Hardware Abstraction Layer in Java., , , und . ACM Trans. Embedded Comput. Syst., 10 (4): 42:1-42:40 (2011)Hardlock: A Concurrent Real-Time Multicore Locking Unit., und . ISORC, Seite 9-16. IEEE Computer Society, (2018)A light-weight statically scheduled network-on-chip., , und . NORCHIP, Seite 1-6. IEEE, (2012)Leros: A Tiny Microcontroller for FPGAs.. FPL, Seite 10-14. IEEE Computer Society, (2011)Non-blocking root scanning for real-time garbage collection., und . JTRES, Volume 343 von ACM International Conference Proceeding Series, Seite 68-76. ACM, (2008)An area-efficient network interface for a TDM-based network-on-chip., , und . DATE, Seite 1044-1047. EDA Consortium San Jose, CA, USA / ACM DL, (2013)