Autor der Publikation

Design of the IBM RISC System/6000 Floating-Point Execution Unit.

, , und . IBM Journal of Research and Development, 34 (1): 59-70 (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A low latency and low power dynamic Carry Save Adder., , , , , , , und . ISCAS (2), Seite 477-480. IEEE, (2004)An 8T-SRAM for Variability Tolerance and Low-Voltage Operation in High-Performance Caches., , , , , , , und . J. Solid-State Circuits, 43 (4): 956-963 (2008)A 45nm CMOS neuromorphic chip with a scalable architecture for learning in networks of spiking neurons., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2011)Performance and power evaluation of an in-line accelerator., , , , , und . Conf. Computing Frontiers, Seite 81-82. ACM, (2010)A decompression core for PowerPC., , , , und . IBM Journal of Research and Development, 42 (6): 807-812 (1998)Leading-Zero Anticipator (LZA) in the IBM RISC System/6000 Floating-Point Execution Unit., und . IBM Journal of Research and Development, 34 (1): 71-77 (1990)Architectural perspectives of future wireless base stations based on the IBM PowerEN™ processor., , , , , , und . HPCA, Seite 423-432. IEEE Computer Society, (2012)A 0.1pJ/b 5-to-10Gb/s charge-recycling stacked low-power I/O for on-chip signaling in 45nm CMOS SOI., , , , , , , und . ISSCC, Seite 400-401. IEEE, (2013)Design of the IBM RISC System/6000 Floating-Point Execution Unit., , und . IBM Journal of Research and Development, 34 (1): 59-70 (1990)Processor architecture for software implementation of multi-sector G-RAKE receivers for HSUPA wireless infrastructure., , , , , und . ICASSP, Seite 2770-2774. IEEE, (2013)