Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Performance and power evaluation of an in-line accelerator.

A. Rico, J. Derby, R. Montoye, T. Heil, C. Cher, und P. Bose. Conf. Computing Frontiers, Seite 81-82. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Rico Poser University of Stuttgart

Alberto Ramón Gallardo Rico University of Stuttgart

Sebastian Alejandro Morales Ramirez University of Stuttgart

Alejandro Tristan Jimenez University of Stuttgart

Dr. Pablo Alejandro Mora Pinto University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Tibidabo: Making the case for an ARM-based HPC system.N. Rajovic, A. Rico, N. Puzovic, C. Adeniyi-Jones, und A. Ramírez. Future Generation Comp. Syst., (2014)Experiences in speeding up computer vision applications on mobile computing platforms.L. Backes, A. Rico, und B. Franke. SAMOS, Seite 1-8. IEEE, (2015)On the simulation of large-scale architectures using multiple application abstraction levels.A. Rico, F. Cabarcas, C. Villavieja, M. Pavlovic, A. Vega, Y. Etsion, A. Ramírez, und M. Valero. TACO, 8 (4): 36:1-36:20 (2012)TaskPoint: Sampled simulation of task-based programs.T. Grass, A. Rico, M. Casas, M. Moretó, und E. Ayguadé. ISPASS, Seite 296-306. IEEE Computer Society, (2016)The ARM Scalable Vector Extension.N. Stephens, S. Biles, M. Boettcher, J. Eapen, M. Eyole, G. Gabrielli, M. Horsnell, G. Magklis, A. Martinez, N. Prémillieu und 3 andere Autor(en). IEEE Micro, 37 (2): 26-39 (2017)On the maturity of parallel applications for asymmetric multi-core processors.K. Chronaki, M. Moretó, M. Casas, A. Rico, R. Badia, E. Ayguadé, und M. Valero. J. Parallel Distrib. Comput., (2019)Scaling up performance of fat nodes for HPC.A. Rico. CF, Seite 318. ACM, (2019)Criticality-Aware Dynamic Task Scheduling for Heterogeneous Architectures.K. Chronaki, A. Rico, R. Badia, E. Ayguadé, J. Labarta, und M. Valero. ICS, Seite 329-338. ACM, (2015)Sharing the instruction cache among lean cores on an asymmetric CMP for HPC applications.U. Milic, A. Rico, P. Carpenter, und A. Ramírez. ISPASS, Seite 3-12. IEEE Computer Society, (2017)Comparing last-level cache designs for CMP architectures.A. Vega, A. Rico, F. Cabarcas, A. Ramírez, und M. Valero. IFMT, Seite 2:1-2:11. ACM, (2010)