Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 45nm CMOS neuromorphic chip with a scalable architecture for learning in networks of spiking neurons.

J. sun Seo, B. Brezzo, Y. Liu, B. Parker, S. Esser, R. Montoye, B. Rajendran, J. Tierno, L. Chang, D. Modha, und D. Friedman. CICC, Seite 1-4. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

D. Marino

Benjamin Bätz University of Stuttgart

D. Roth

D. Inkermann

D. Roth

Weitere Publikationen von Autoren mit dem selben Namen

A semi-digital delay-locked loop using an analog-based finite state machine.W. Rhee, B. Parker, und D. Friedman. IEEE Trans. on Circuits and Systems, 51-II (11): 635-639 (2004)A 78mW 11.1Gb/s 5-tap DFE receiver with digitally calibrated current-integrating summers in 65nm CMOS.J. Bulzacchelli, T. Dickson, Z. Deniz, H. Ainspan, B. Parker, M. Beakes, S. Rylov, und D. Friedman. ISSCC, Seite 368-369. IEEE, (2009)The Biomolecular Interaction Network Database and related tools 2005 update.C. Alfarano, C. Andrade, K. Anthony, N. Bahroos, M. Bajec, K. Bantoft, D. Betel, B. Bobechko, K. Boutilier, E. Burgess und 65 andere Autor(en). Nucleic Acids Research, 33 (Database-Issue): 418-424 (2005)A High-Resolution Minimicroscope System for Wireless Real-Time Monitoring.Z. Wang, A. Boddeda, B. Parker, R. Samanipour, S. Ghosh, F. Menard, und K. Kim. IEEE Trans. Biomed. Engineering, 65 (7): 1524-1531 (2018)A cycle-accurate, cycle-reproducible multi-FPGA system for accelerating multi-core processor simulation.S. Asaad, R. Bellofatto, B. Brezzo, C. Haymes, M. Kapur, B. Parker, T. Roewer, P. Saha, T. Takken, und J. Tierno. FPGA, Seite 153-162. ACM, (2012)22.1 A 25Gb/s burst-mode receiver for rapidly reconfigurable optical networks.A. Rylyakov, J. Proesel, S. Rylov, B. Lee, J. Bulzacchelli, A. Ardey, B. Parker, M. Beakes, C. Baks, C. Schow und 1 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)3.1 A 25Gb/s ADC-based serial line receiver in 32nm CMOS SOI.S. Rylov, T. Beukema, Z. Deniz, T. Toifl, Y. Liu, A. Agrawal, P. Buchmann, A. Rylyakov, M. Beakes, B. Parker und 1 andere Autor(en). ISSCC, Seite 56-57. IEEE, (2016)Indirect performance sensing for on-chip analog self-healing via Bayesian model fusion.S. Sun, F. Wang, S. Yaldiz, X. Li, L. Pileggi, A. Natarajan, M. Ferriss, J. Plouchart, B. Sadhu, B. Parker und 4 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)A 45nm CMOS neuromorphic chip with a scalable architecture for learning in networks of spiking neurons.J. sun Seo, B. Brezzo, Y. Liu, B. Parker, S. Esser, R. Montoye, B. Rajendran, J. Tierno, L. Chang, D. Modha und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2011)A 1.8-pJ/bit 16×16-Gb/s source synchronous parallel interface in 32nm SOI CMOS with receiver redundancy for link recalibration.T. Dickson, Y. Liu, A. Agrawal, J. Bulzacchelli, H. Ainspan, Z. Deniz, B. Parker, M. Meghelli, und D. Friedman. CICC, Seite 1-4. IEEE, (2015)