Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kajihara, Seiji
Eine Person hinzufügen mit dem Namen Kajihara, Seiji
 

Weitere Publikationen von Autoren mit dem selben Namen

A Method for Identifying Robust Dependent and Functionally Unsensitizable Paths., , , und . VLSI Design, Seite 82-87. IEEE Computer Society, (1997)On Test Data Volume Reduction for Multiple Scan Chain Designs., , , und . VTS, Seite 103-110. IEEE Computer Society, (2002)Stuck-open faults test generation for cmos combinational circuits., , und . Systems and Computers in Japan, 22 (9): 33-42 (1991)A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits., , , , und . IEICE Transactions, 91-D (3): 667-674 (2008)Retiming for Sequential Circuits with a Specified Initial State and Its Application to Testability Enhancement., , und . IEICE Transactions, 78-D (7): 861-867 (1995)Low Capture Switching Activity Test Generation for Reducing IR-Drop in At-Speed Scan Testing., , , , , , und . J. Electronic Testing, 24 (4): 379-391 (2008)Enhanced untestable path analysis using edge graphs., , , und . Asian Test Symposium, Seite 139-144. IEEE Computer Society, (2000)An On-Chip Digital Environment Monitor for Field Test., , , und . ATS, Seite 254-257. IEEE Computer Society, (2014)CAT: A Critical-Area-Targeted Test Set Modification Scheme for Reducing Launch Switching Activity in At-Speed Scan Testing., , , , , , , und . Asian Test Symposium, Seite 99-104. IEEE Computer Society, (2009)Synthesis for Testability by Sequential Redundancy Removal Using Retiming., , und . FTCS, Seite 33-40. IEEE Computer Society, (1995)