PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kajihara, Seiji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Retiming for Sequential Circuits with a Specified Initial State and Its Application to Testability Enhancement.

, , und . IEICE Transactions, 78-D (7): 861-867 (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kajihara, Seiji
Eine Person hinzufügen mit dem Namen Kajihara, Seiji
 

Weitere Publikationen von Autoren mit dem selben Namen

A GA-Based X-Filling for Reducing Launch Switching Activity toward Specific Objectives in At-Speed Scan Testing., , , , und . IEICE Transactions, 94-D (4): 833-840 (2011)A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST., , , , und . ATS, Seite 203-208. IEEE Computer Society, (2016)Scan-Out Power Reduction for Logic BIST., , , und . IEICE Transactions, 96-D (9): 2012-2020 (2013)High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme., , , , , , , und . IEICE Transactions, 93-D (1): 2-9 (2010)A Method for Identifying Robust Dependent and Functionally Unsensitizable Paths., , , und . VLSI Design, Seite 82-87. IEEE Computer Society, (1997)Stuck-open faults test generation for cmos combinational circuits., , und . Systems and Computers in Japan, 22 (9): 33-42 (1991)A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits., , , , und . IEICE Transactions, 91-D (3): 667-674 (2008)On Test Data Volume Reduction for Multiple Scan Chain Designs., , , und . VTS, Seite 103-110. IEEE Computer Society, (2002)CAT: A Critical-Area-Targeted Test Set Modification Scheme for Reducing Launch Switching Activity in At-Speed Scan Testing., , , , , , , und . Asian Test Symposium, Seite 99-104. IEEE Computer Society, (2009)Enhanced untestable path analysis using edge graphs., , , und . Asian Test Symposium, Seite 139-144. IEEE Computer Society, (2000)