Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST.

T. Kato, S. Wang, Y. Sato, S. Kajihara, und X. Wen. ATS, Seite 203-208. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Yue Wang University of Stuttgart

Xiwei Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

On Flip-Flop Selection for Multi-cycle Scan Test with Partial Observation in Logic BIST.S. Oshima, T. Kato, S. Wang, Y. Sato, und S. Kajihara. ATS, Seite 30-35. IEEE, (2018)Low Power BIST for Scan-Shift and Capture Power.Y. Sato, S. Wang, T. Kato, K. Miyase, und S. Kajihara. Asian Test Symposium, Seite 173-178. IEEE Computer Society, (2012)Diagnosis Methods for Gate Delay Faults with Various Amounts of Delays.Y. Higami, S. Wang, H. Takahashi, S. ya Kobayashi, und K. Saluja. IPSJ Trans. System LSI Design Methodology, (2016)Structure-Based Methods for Selecting Fault-Detection-Strengthened FF under Multi-cycle Test with Sequential Observation.S. Wang, H. Al-Awadhi, S. Hamada, Y. Higami, H. Takahashi, H. Iwata, und J. Matsushima. ATS, Seite 209-214. IEEE Computer Society, (2016)A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST.T. Kato, S. Wang, Y. Sato, S. Kajihara, und X. Wen. ATS, Seite 203-208. IEEE Computer Society, (2016)Scan-Out Power Reduction for Logic BIST.S. Wang, Y. Sato, S. Kajihara, und K. Miyase. IEICE Transactions, 96-D (9): 2012-2020 (2013)A Method for Diagnosing Bridging Fault between a Gate Signal Line and a Clock Line.Y. Higami, S. Wang, H. Takahashi, S. ya Kobayashi, und K. Saluja. IEICE Transactions, 100-D (9): 2224-2227 (2017)Diagnosis of Delay Faults Considering Hazards.Y. Higami, S. Wang, H. Takahashi, S. ya Kobayashi, und K. Saluja. ISVLSI, Seite 503-508. IEEE Computer Society, (2015)A Scan-Out Power Reduction Method for Multi-cycle BIST.S. Wang, Y. Sato, K. Miyase, und S. Kajihara. Asian Test Symposium, Seite 272-277. IEEE Computer Society, (2012)Physical Power Evaluation of Low Power Logic-BIST Scheme Using Test Element Group Chip.S. Wang, Y. Sato, S. Kajihara, und H. Takahashi. J. Low Power Electronics, 11 (4): 528-540 (2015)