Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

LUT-based FPGA technology mapping under arbitrary net-delay models., , , und . Computers & Graphics, 18 (4): 507-516 (1994)A Fully Pipelined and Dynamically Composable Architecture of CGRA., , , , und . FCCM, Seite 9-16. IEEE Computer Society, (2014)Routability-Driven Placement and White Space Allocation., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (5): 858-871 (2007)High-Level Synthesis for FPGAs: From Prototyping to Deployment., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (4): 473-491 (2011)Power modeling and characteristics of field programmable gate arrays., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (11): 1712-1724 (2005)Coordinated resource optimization in behavioral synthesis., , und . DATE, Seite 1267-1272. IEEE, (2010)Dynamically reconfigurable hybrid cache: An energy-efficient last-level cache design., , , , , , und . DATE, Seite 45-50. IEEE, (2012)Compilation and architecture support for customized vector instruction extension., , , , , , , und . ASP-DAC, Seite 652-657. IEEE, (2012)Thermal via planning for 3-D ICs., und . ICCAD, Seite 745-752. IEEE Computer Society, (2005)Incremental CAD., , , und . ICCAD, Seite 236-243. IEEE Computer Society, (2000)